1-5 c) Analisis de Nodos y d) Mallas.pdf
-
Upload
nilson-herrera -
Category
Documents
-
view
228 -
download
0
Transcript of 1-5 c) Analisis de Nodos y d) Mallas.pdf
-
7/22/2019 1-5 c) Analisis de Nodos y d) Mallas.pdf
1/30
Ciclo I-2013UES-FIA-EIE-AEL115
Chapter 4 Basic Nodal and Mesh
Analysis
Engineering Circuit Analysis Sixth Edition
W.H. Hayt, Jr., J.E. Kemmerly, S.M. Durbin
Copyright 2002 McGraw-Hill, Inc. All Rights Reserved.
User Note:
Run View Show
under the Slide
Show menu to
enable slide
selection.
Fig. 4.1 Obtain values for the unknown voltages
Fig. 4.5 (a) The circuit of Example 4.2 with a 22-V source ...
Fig. 4.7 Determine the node-to-reference voltages
Fig. 4.9 Examples of planar and nonplanar networks...
Fig. 4.10 (a) The set of branches identified by the heavy linesFig. 4.12 Determine the two mesh currents, i1 and i2, in
Fig. 4.16 Find the three mesh currents in the circuit below.
Fig. 4.19 Circuit from Practice Problem 4.8.
http://www.mhhe.com/hayt6e -
7/22/2019 1-5 c) Analisis de Nodos y d) Mallas.pdf
2/30
Ciclo I-2013UES-FIA-EIE-AEL115
1.5 c) Mtodo de Anlisis Nodal:
Objetivos:Calcular las tensiones asociadas a cada
nodo del circuito con respecto a un nodo de
referencia (a cero voltios).Resolver el sistema matricial de orden igual a:
(nmero de nodos)1.
Con las tensiones conocidas se continua el anlisis del
ckto, para determinar otros parmetros de inters
(corrientes, potencia, etc).
-
7/22/2019 1-5 c) Analisis de Nodos y d) Mallas.pdf
3/30
Ciclo I-2013UES-FIA-EIE-AEL115
Pasos: Analisis Nodal:
1) Seleccionar un nodo como nodo dereferencia, a un potencial de cero voltios.
Generalmente se selecciona nodo de
referencia, aquel nodo que contienefuentes de potencial o aquel con el
mayor nmero de ramas conectadas.
-
7/22/2019 1-5 c) Analisis de Nodos y d) Mallas.pdf
4/30
Ciclo I-2013UES-FIA-EIE-AEL115
2) Asignar a cada uno de los nodos restantessus respectivas variables de tensin, por
ejo.:Va , VB , vx , v1 , v2,, etc.(Si las tensiones de nodos no estn previamenteasignados).
3) Aplicar LCK/KCL a cada nodo que nocontenga fuentes de potencialindependientes o dependientes.
En los elementos pasivos se suponen quelas corrientes de rama salen del respectivonodo en anlisis y son positivas.
-
7/22/2019 1-5 c) Analisis de Nodos y d) Mallas.pdf
5/30
Ciclo I-2013UES-FIA-EIE-AEL115
In the node voltages method, we assign thenodes voltages va and vb; the branch
current flowing from a to b is thenexpressed in terms of these node voltages.
Aplicando Ley de Ohm y ddp:
ab a by
ba b az
v v vi
R R
v v viR R
-
7/22/2019 1-5 c) Analisis de Nodos y d) Mallas.pdf
6/30
Ciclo I-2013UES-FIA-EIE-AEL115
4) Formar supernodos alrededor de
cada fuente de potencial contenida ennodos diferentes al de referencia.
Supernodo: Aquel nodo que resulta
al unir los nodos adyacentes dondeestan contenidas las fuentes de
potencial, que tienen terminales
conectadas en nodos diferentes alnodo de referencia.
-
7/22/2019 1-5 c) Analisis de Nodos y d) Mallas.pdf
7/30
Ciclo I-2013UES-FIA-EIE-AEL115
Expresar cada supernodo en funcin
de las variables de potencial de nodos yde los parmetros de la respectiva fuente
de potencial.
3 2
La fuente como una ddp:
S
Vs
V v v
-
7/22/2019 1-5 c) Analisis de Nodos y d) Mallas.pdf
8/30
Ciclo I-2013UES-FIA-EIE-AEL115
5) Aplicar LCK/KCL a cada Supernodo
del circuito.Se debe tener en cuenta que pudiese existir
mas de un Supernodo simple, doble, etc.
en el ckto6) Resolver el arreglo matricial para
determinar los potenciales respectivos
asociados a cada nodo.Continuar con el anlisis de la red, si
es necesario.
-
7/22/2019 1-5 c) Analisis de Nodos y d) Mallas.pdf
9/30
Ciclo I-2013UES-FIA-EIE-AEL115
W.H. Hayt, Jr., J.E. Kemmerly, S.M. Durbin, Engineering Circuit Analysis, Sixth Edition.
Copyright 2002 McGraw-Hill. All rights reserved.
Example:
Obtain values for the unknown voltages
across the elements in the circuit below.
1 2
1 2
1 1 2
2 2 1
KCL(LCK) at node (1):
KCL(LCK) at node (2):
7 2 31 (a)
- 6 7 (b)
3.1 0
2 5
( 1.4) 01 5
v v v
v v v
v v
v v
-
7/22/2019 1-5 c) Analisis de Nodos y d) Mallas.pdf
10/30
Ciclo I-2013UES-FIA-EIE-AEL115
Reescribiendo las ec. (a) y (b) en forma matricial, se
tiene:
1
2
1
2
-1
un mtodo de solucin directa es aplicando
el criterio de la matriz inversa, o sea:
7 2 311 6 7
cuya solucin es:
5.0 [V]
2.0 [V]
v
v
v
v
a x b x a b
-
7/22/2019 1-5 c) Analisis de Nodos y d) Mallas.pdf
11/30
Ciclo I-2013UES-FIA-EIE-AEL115
W.H. Hayt, Jr., J.E. Kemmerly, S.M. Durbin, Engineering Circuit Analysis, Sixth Edition.
Copyright 2002 McGraw-Hill. All rights reserved.
Example (Supernode):
(a) The circuit of Example 4.2 with a 22 V source in place of the 7-W resistor.
(b) Expanded view of the region defined as a supernode; KCL requires that all
currents flowing into the region must sum to zero, or we would pile up or runout of electrons.
1
3 2
3 2
1 2 1 3
2 2 1 3 3 1
3 2
KCL(LCK) en node ( ):
KCL(LCK) en "Supernode" ( , ) :
De fuente de tensin en "Supernodo" ( , ):
( 8) ( 3) 03 4
(
(a)
(b)
(
3) ( 25) 01 3 5 4
2 c2 )
v
v v
v v
v v v v
v v v v v v
v v
-
7/22/2019 1-5 c) Analisis de Nodos y d) Mallas.pdf
12/30
Ciclo I-2013UES-FIA-EIE-AEL115
Reescribiendo (a), (b) y (c) como una matriz, se tiene:
1
2
3
1
2
3
7 4 3 13235 80 27 1680
0 1 1 22
cuya solucin es:
151.071 [V]
14
21
10.5 [V]265
32.5 [V]2
v
v
v
v
v
v
-
7/22/2019 1-5 c) Analisis de Nodos y d) Mallas.pdf
13/30
Ciclo I-2013UES-FIA-EIE-AEL115
Example: Determine the node-to-reference voltages in
the circuit below.
-
7/22/2019 1-5 c) Analisis de Nodos y d) Mallas.pdf
14/30
Ciclo I-2013UES-FIA-EIE-AEL115
1
2 1
4 1
2 1 2 3
4 1 4 3 2
3 4
Del ckto (ddp):
LCK en nodo 2 :
LCK e
12
n "supernodo" (3 y 4) :
(a)
(b)(c)
14 0 (d)0.5 2
0.5 0 (e)2.5
Del "supernodo" (3
1 2
0.
y 4) :
2 (f)
x
y
x
y
v
v v v
v v v
v v v v
v v v v v
v
v v v
-
7/22/2019 1-5 c) Analisis de Nodos y d) Mallas.pdf
15/30
Ciclo I-2013UES-FIA-EIE-AEL115
De ecs. (a) a (f), sustituyendo (b) en (e) y (c) en (f), se tiene:
1
2
3
4
1
2
3
4
Resolviendo la matriz, se obtiene la solucin:
1 0 0 0 12
4 5 1 0 28
1 10 5 14 0
1 0 5 6 0
12 [V]
4 [V]
0 [V]
2 [V]
v
v
v
v
v
v
v
v
-
7/22/2019 1-5 c) Analisis de Nodos y d) Mallas.pdf
16/30
Ciclo I-2013UES-FIA-EIE-AEL115
Ejercicio: resolver el arreglo matricial de nodos
-
7/22/2019 1-5 c) Analisis de Nodos y d) Mallas.pdf
17/30
Ciclo I-2013UES-FIA-EIE-AEL115
1.5 d) Mtodo de Anlisis de Mallas:
Objetivo: Determinar las corrientes asociadas
a cada malla, circulando en direcciones y
sentidos pre-establecidos.
Resolviendo un sistema matricial de Orden igual
al nmero de mallas.
Limitante: Mallas solo es vlido para redes
planas.
Con las corrientes de mallas conocidas se continua el
anlisis para determinar otros parmetros de inters
(tensiones, potencias, etc).
-
7/22/2019 1-5 c) Analisis de Nodos y d) Mallas.pdf
18/30
Ciclo I-2013UES-FIA-EIE-AEL115
W.H. Hayt, Jr., J.E. Kemmerly, S.M. Durbin, Engineering Circuit Analysis, Sixth Edition.
Copyright 2002 McGraw-Hill. All rights reserved.
Examples of planar (a) and nonplanar networks (b,c);crossed wires without a solid dot are not in physical
contact with each other.
-
7/22/2019 1-5 c) Analisis de Nodos y d) Mallas.pdf
19/30
Ciclo I-2013UES-FIA-EIE-AEL115
W.H. Hayt, Jr., J.E. Kemmerly, S.M. Durbin, Engineering Circuit Analysis, Sixth Edition.
Copyright 2002 McGraw-Hill. All rights reserved.
(a) The set of branches identified by the heavy lines is neither a path nor a
loop.
(b) The set of branches here is not a path, since it can be traversed only by
passing through the central node twice.
(c) This path is a loop but not a mesh, since it encloses other loops.
(d) This path is also a loop but not a mesh.
(e, f) Each of these paths is both a loop and a mesh.
-
7/22/2019 1-5 c) Analisis de Nodos y d) Mallas.pdf
20/30
Ciclo I-2013UES-FIA-EIE-AEL115
Pasos: Analisis de Mallas:
1) Determinar las mallas formadas en elcircuito y asignar un sentido y direccinparticular a c/u de ellas.
2) Asignar a cada malla sus respectivasvariables de corrientes, por ejo:
Ia , IB , ix , i1 , i2,, etc.(Si las corrientes de mallas no estn previamenteasignadas).
-
7/22/2019 1-5 c) Analisis de Nodos y d) Mallas.pdf
21/30
Ciclo I-2013UES-FIA-EIE-AEL115
3) Aplicar LTK/KVL a cada malla
que no contenga fuentes decorrientes entre mallas adyacentes.
En los elementos pasivos por
facilidad se suponen cadas depotencial en el sentido y direccin
del recorrido de la respectiva
corriente de malla en anlisis.
-
7/22/2019 1-5 c) Analisis de Nodos y d) Mallas.pdf
22/30
Ciclo I-2013UES-FIA-EIE-AEL115
The current ix-iy, defined as flowing
from left to right (iR), establishes thepolarity of the voltage across R.
( )R yR x
iv i R Ri
-
7/22/2019 1-5 c) Analisis de Nodos y d) Mallas.pdf
23/30
Ciclo I-2013UES-FIA-EIE-AEL115
4) Formar Supermallas que
contengan a fuentes de corrientes entremallas adyacentes.
Supermalla:
Aquella trayectoria cerrada resultanteluego de abrir las fuentes de corrientes
respectivas que da origen a la supermalla.
-
7/22/2019 1-5 c) Analisis de Nodos y d) Mallas.pdf
24/30
Ciclo I-2013UES-FIA-EIE-AEL115
Expresar cada Supermalla en funcin
de las corrientes de mallas adyacentes yde cada fuente de corriente de rama
respectiva.
S
2 1
De la fuente I :
SI i i
-
7/22/2019 1-5 c) Analisis de Nodos y d) Mallas.pdf
25/30
Ciclo I-2013UES-FIA-EIE-AEL115
5) AplicarLTK/KVL a cada Supermalla
del circuito.Se debe tener en cuenta que pudiese existir
mas de una Supermalla simple, doble, etc.
en el ckto
6) Resolver el arreglo matricial para
determinar las corrientes asociada a
cada malla.
-
7/22/2019 1-5 c) Analisis de Nodos y d) Mallas.pdf
26/30
Ciclo I-2013UES-FIA-EIE-AEL115
W.H. Hayt, Jr., J.E. Kemmerly, S.M. Durbin, Engineering Circuit Analysis, Sixth Edition.
Copyright 2002 McGraw-Hill. All rights reserved.
KVL(LTK) for the left-hand mesh, (i1),
-42 + 6 i1 + 3 ( i1 - i2 ) = 0
KVL(LTK) for the right-hand mesh, (i2),
3 ( i2 - i1 ) + 4 i2 - 10 = 0
Solving, we find that i1 = 6 A and i2 = 4 A.
(The current flowing downward through the 3-W resistor istherefore i1 - i2 = 2 A. )
Example: Determine the two mesh currents, i1 and i2, in thecircuit below.
10
42
73
39
2
1
i
i
-
7/22/2019 1-5 c) Analisis de Nodos y d) Mallas.pdf
27/30
Ciclo I-2013UES-FIA-EIE-AEL115
W.H. Hayt, Jr., J.E. Kemmerly, S.M. Durbin, Engineering Circuit Analysis, Sixth Edition.
Copyright 2002 McGraw-Hill. All rights reserved.
Creating a supermesh from meshes 1 and 3: KVL
-7 + 1 ( i1 - i2 ) + 3 ( i3 - i2 ) + 1 i3 = 0 [a]
KVL(LTK) Around mesh 2:
1 ( i2 - i1 ) + 2 i2 + 3 ( i2 - i3 ) = 0 [b]
Rearranging [a], [b], [c],
i1 - 4 i2 + 4 i3 = 7
-i1 + 6 i2 - 3 i3 = 0
i1 - i3 = 7
Solving,
i1 = 9 A, i2 = 2.5 A, and i3 = 2 A.
Finally, we relate the currents in meshes 1 and 3:
i1 - i3 = 7 [c]
Example:Find the three mesh currents in the circuit below.
7
0
7
101
361
441
3
2
1
i
i
i
-
7/22/2019 1-5 c) Analisis de Nodos y d) Mallas.pdf
28/30
Ciclo I-2013UES-FIA-EIE-AEL115
W.H. Hayt, Jr., J.E. Kemmerly, S.M. Durbin, Engineering Circuit Analysis, Sixth Edition.
Copyright 2002 McGraw-Hill. All rights reserved.
Exercise :Find the voltage v3 in the circuit below.
-
7/22/2019 1-5 c) Analisis de Nodos y d) Mallas.pdf
29/30
Ciclo I-2013UES-FIA-EIE-AEL115
Ejo. resuelva los ejercicios anteriores de anlisis de nodos,
aplicando anlisis de mallas y sus variantes.
-
7/22/2019 1-5 c) Analisis de Nodos y d) Mallas.pdf
30/30
Ciclo I-2013UES-FIA-EIE-AEL115
Ejo. resuelva los ejercicios anteriores de anlisis de
mallas, aplicando anlisis de nodos y sus variantes.
Posteriormente para todos los ejercicios, aplique losmtodos y teoremas alternativos, por ejo. Reducciones,
Transformaciones, Equivalente Thevenin/Norton,
Superposicin, etc. (se debe verificar si el mtodo o
teorema es procedente o aplicable para cada ejercicio)