SED1353 Technical Manual - KYOCERA Display · 2006. 11. 21. · Dot Matrix Graphics LCD Controller...

テクニカルマニュアル�

MF1019-01b

テクニカルマニュアル�

1997年10月作成� BM

SED1

353 S

eries

Dot M

atrix

Grap

hics L

CD Co

ntroll

er

SE

D1353 S

eries

SED1353F0A�SED1353F1A

SED1353D0A

ED営業推進部〒191-8501 東京都日野市日野421-8�IC営業技術G TEL 042-587-5816（直通） FAX 042-587-5624�

〈東日本〉�ED東京営業部〒191-8501 東京都日野市日野421-8�東京IC営業G TEL 042-587-5313（直通） FAX 042-587-5116�

〈西日本〉�ED大阪営業部〒532-0003 大阪市淀川区宮原3-5-24　新大阪第一生命ビル13F� TEL 06-6350-4962（直通） FAX 06-6350-4966�

〈東海・北陸〉�ED名古屋営業部〒461-0005 名古屋市東区東桜1-10-24　栄大野ビル4F� TEL 052-953-8031（代表） FAX 052-953-8041�

〈長野〉�ED長野営業部〒392-8502 長野県諏訪市大和3-3-5� TEL 0266-58-8171（直通） FAX 0266-58-9917�

〈東北〉�ED仙台営業所〒980-0811 宮城県仙台市青葉区一番町4-1-1　仙台セントラルビル4F� TEL 022-263-7975（代表） FAX 022-263-7990��インターネットによる電子デバイスのご紹介�

電子デバイス営業本部�代理店�

http://www.epson.co.jp

本資料のご使用につきましては、次の点にご留意願います。

1. 本資料の内容については、予告なく変更することがあります。

2. 本資料の一部、または全部を弊社に無断で転載、または、複製など他の目的に使用することは堅くお断りします。

3. 本資料に掲載される応用回路、プログラム、使用方法等はあくまでも参考情報であり、これらに起因する第三者の権利（工業所有権を含む）侵害あるいは損害の発生に対し、弊社は如何なる保証を行うものではありません。また、本資料によって第三者または弊社の工業所有権の実施権の許諾を行うものではありません。

4. 特性表の数値の大小は、数直線上の大小関係で表わしています。

5. 本資料に掲載されている製品のうち、「外国為替および外国貿易管理法」に定める戦略物資に該当するものについては、輸出する場合、同法に基づく輸出許可が必要です。

6. 本資料に掲載されている製品は、一般民生用です。生命維持装置その他、極めて高い信頼性が要求される用途を前提としていません。よって、弊社は本（当該）製品をこれらの用途に用いた場合の如何なる責任についても負いかねます。

MS-DOS、 Windows、 Microsoftは米国マイクロソフト社の登録商標です。 PC/AT、 VGAおよび IBMは、米国 International Business Machines社の登録商標です。その他のブランド名または製品名は、それらの所有者の商標もしくは登録商標です。

©

SEIKO EPSON CORPORATION

1997

SED1

353 S

eries

Dot M

atrix

Grap

hic LC

D Con

trolle

r

Hardw

are Fu

nctio

nal

Spec

ificati

on

HARDWARE FUNCTIONAL SPECIFICATION目　　次

1 はじめに ............................................................................................................................. 1-1 1.1 適用 ............................................................................................................................................1-11.2 概要 ............................................................................................................................................1-1

2 特長 .................................................................................................................................... 1-2 2.1 動作電圧・供給形態 ...................................................................................................................1-22.2 システム .....................................................................................................................................1-22.3 表示モード .................................................................................................................................1-22.4 対応 LCDパネル ........................................................................................................................1-32.5 パワーマネージメント ...............................................................................................................1-3

3 基本システムブロック図 ................................................................................................... 1-4 16ビット MC68000 MPUインターフェイス .........................................................................1-4READY(または WAIT#)信号による MPUインターフェイス ................................................1-5ISAバスインターフェイス ....................................................................................................1-6

3.1 内部ブロック図 ..........................................................................................................................1-73.2 機能ブロック概要 .......................................................................................................................1-7

バス信号変換ブロック ............................................................................................................1-7制御レジスタ ..........................................................................................................................1-7シーケンスコントローラ ........................................................................................................1-7LCDパネルインターフェイス ................................................................................................1-7ルックアップテーブル ............................................................................................................1-7ポートデコーダ .......................................................................................................................1-7メモリデコーダ .......................................................................................................................1-7データバス変換ブロック ........................................................................................................1-8アドレスジェネレータ ............................................................................................................1-8MPU/CRTセレクタ ................................................................................................................1-8表示データフォーマッタ ........................................................................................................1-8クロック入力 / タイミングジェネレータ ................................................................................1-8SRAMインターフェイス ........................................................................................................1-8

4 端子配置図 ......................................................................................................................... 1-9

5 端子説明 ............................................................................................................................ 1-13 5.1 端子一覧表 ................................................................................................................................1-135.2 構成オプションのまとめ ...........................................................................................................1-16

6 DC特性 ............................................................................................................................. 1-17

7 AC特性 ............................................................................................................................. 1-19 7.1 バスインターフェイスタイミング .............................................................................................1-19

MC68000インターフェイスタイミング ................................................................................1-19IOW#タイミング .............................................................................................................1-19IOR#タイミング ..............................................................................................................1-20MEMW# タイミング .........................................................................................................1-20MEMR# タイミング ..........................................................................................................1-21

MC68000以外の READY(または WAIT#)信号付 MPU/バス ...............................................1-22IOW#タイミング .............................................................................................................1-22IOR#タイミング ..............................................................................................................1-22MEMW# タイミング .........................................................................................................1-23MEMR# タイミング ..........................................................................................................1-23

7.2 クロック入力規定 ......................................................................................................................1-24推奨クロック入力 ..................................................................................................................1-24

7.3 表示メモリインターフェイスタイミング ..................................................................................1-25表示メモリへのデータ書き込み .............................................................................................1-25表示メモリからのデータ読み出し .........................................................................................1-25

7.4 LCDインターフェイス ............................................................................................................. 1-26LCDインターフェイスタイミング - 4ビットシングル , 8ビットシングル /デュアルモノクロパネル ....................................... 1-26LCDインターフェイスタイミング - 4ビットシングルカラーパネル ................................... 1-28LCDインターフェイスタイミング - 8ビットシングルカラーパネル形式 2 / 8ビットデュアルカラーパネル ............................ 1-29LCDインターフェイスタイミング - 16ビットシングル /デュアルカラーパネル ................ 1-30LCDインターフェイス - 8ビットシングルカラーパネル形式 1 ........................................... 1-31LCDインターフェイスオプション ........................................................................................ 1-32

8 レジスタと表示の制御 ...................................................................................................... 1-39 8.1 レジスタ説明 ............................................................................................................................ 1-408.2 ルックアップテーブルの構造 ................................................................................................... 1-48

グレースケールモード ........................................................................................................... 1-484階調グレースケールモード ........................................................................................... 1-4816階調グレースケールモード ......................................................................................... 1-48

カラーモード ......................................................................................................................... 1-494色モード ........................................................................................................................ 1-4916色モード ...................................................................................................................... 1-50256色モード .................................................................................................................... 1-51

8.3 パワーセーブモード .................................................................................................................. 1-52パワーセーブモード 1 ........................................................................................................... 1-52パワーセーブモード 2 ........................................................................................................... 1-52パワーセーブモードの機能概略 ............................................................................................ 1-52パワーセーブモード時の端子状態 ......................................................................................... 1-53

9 表示メモリインターフェイス ........................................................................................... 1-54 9.1 サポートされる SRAM構成 ...................................................................................................... 1-54

8ビットモード ...................................................................................................................... 1-5416ビットモード .................................................................................................................... 1-55

9.2 SRAMアクセス時間 ................................................................................................................. 1-578ビット表示メモリインターフェイス .................................................................................. 1-5716ビット表示メモリインターフェイス ................................................................................ 1-57

9.3 フレームレートの計算 .............................................................................................................. 1-57シングルパネル ...................................................................................................................... 1-57デュアルパネル ...................................................................................................................... 1-57

9.4 メモリサイズの計算 .................................................................................................................. 1-589.5 メモリサイズに関する要件 ....................................................................................................... 1-58

10パッケージ ........................................................................................................................ 1-60

図図 3-1 16ビット 68000 MPUインターフェイス例 ...........................................................................1-4図 3-2 8ビットインターフェイス例 (例 : Z80) .................................................................................1-5図 3-3 16ビットインターフェイス例 (例 : i8086/マキシマムモード ) .............................................1-5図 3-4 8ビット ISAバスインターフェイス例 ...................................................................................1-6図 3-5 16ビット ISAバスインターフェイス例 .................................................................................1-6図 3-6 内部ブロック図 .......................................................................................................................1-7図 4-1 SED1353F 0A端子配置図 ........................................................................................................1-9図 4-2 SED1353F 1A端子配置図 .......................................................................................................1-10図 4-3 SED1353D 0Aパッド配置図 ...................................................................................................1-11図 7-1 IOW#タイミング (MC68000) ................................................................................................1-19図 7-2 IOR#タイミング (MC68000) .................................................................................................1-20図 7-3 MEMW#タイミング (MC68000)............................................................................................1-20図 7-4 MEMR#タイミング (MC68000) ............................................................................................1-21図 7-5 IOW#タイミング (MC68000以外 ) ......................................................................................1-22図 7-6 IOR#タイミング (MC68000以外 ) ........................................................................................1-22図 7-7 MEMW#タイミング (MC68000以外 )...................................................................................1-23図 7-8 MEMR#タイミング (MC68000以外 ) ...................................................................................1-23図 7-9 クロック入力規定 ..................................................................................................................1-24図 7-10 推奨クロックインターフェイス .............................................................................................1-24図 7-11 表示メモリへのデータ書き込み .............................................................................................1-25図 7-12 表示メモリからのデータ読み出し .........................................................................................1-25図 7-13 LCDインターフェイスタイミング - モノクロパネル ............................................................1-26図 7-14 LCDインターフェイスタイミング - 4ビットシングルカラーパネル ...................................1-28図 7-15 LCDインターフェイスタイミング

- 8ビットシングルカラーパネル形式 2 / 8ビットデュアルパネル .......................................1-29図 7-16 LCDインターフェイスタイミング - 16ビットシングル /デュアルカラーパネル ................1-30図 7-17 LCDインターフェイスタイミング - 8ビットシングルカラーパネル形式 1 .........................1-31図 7-18 4ビットシングルモノクロパネルタイミング ........................................................................1-32図 7-19 8ビットシングルモノクロパネルタイミング ........................................................................1-32図 7-20 8ビットデュアルモノクロパネルタイミング ........................................................................1-33図 7-21 4ビットシングルカラーパネルタイミング ...........................................................................1-33図 7-22 8ビットシングルカラーパネルタイミング

- 形式 1: AUX[03]ビット 3 = 0および AUX[01]ビット 2 = 1 ................................................1-34図 7-23 8ビットシングルカラーパネルタイミング

- 形式 2: AUX[03]ビット 3 = 1および AUX[01]ビット 2 = 1 ................................................1-35図 7-24 8ビットデュアルカラーパネルタイミング ...........................................................................1-36図 7-25 16ビットパネル用外部回路 ...................................................................................................1-36図 7-26 外部回路使用時の 16ビットシングルカラーパネルタイミング ............................................1-37図 7-27 外部回路使用時の 16ビットデュアルカラーパネルタイミング ............................................1-38図 8-1 4階調モードのルックアップテーブル構造 ...........................................................................1-48図 8-2 16階調モードのルックアップテーブル構造 .........................................................................1-48図 8-3 4色モードのルックアップテーブル構造 ...............................................................................1-49図 8-4 16色モードのルックアップテーブル構造 .............................................................................1-50図 8-5 256色モードのルックアップテーブル構造 ...........................................................................1-51図 9-1 8ビットモード - 8Kバイト SRAM........................................................................................1-54図 9-2 8ビットモード - 16Kバイト SRAM......................................................................................1-54図 9-3 8ビットモード - 32Kバイト SRAM......................................................................................1-54図 9-4 8ビットモード - 40Kバイト SRAM......................................................................................1-55図 9-5 8ビットモード - 64Kバイト SRAM......................................................................................1-55

図 9-6 16ビットモード - 16Kバイト SRAM.................................................................................... 1-55図 9-7 16ビットモード - 64Kバイト SRAM.................................................................................... 1-56図 9-8 16ビットモード - 128Kバイト SRAM.................................................................................. 1-56図 10-1 QFP5-100-S2パッケージ ...................................................................................................... 1-60図 10-2 QFP15-100-STDパッケージ ................................................................................................. 1-61

表表 5-1 バスインターフェイス ...........................................................................................................1-13表 5-2 表示メモリインターフェイス ................................................................................................1-14表 5-3 LCDインターフェイス ..........................................................................................................1-14表 5-4 クロック入力 .........................................................................................................................1-15表 5-5 電源 ........................................................................................................................................1-15表 5-6 パワーオン /リセットオプション ..........................................................................................1-16表 5-7 I/Oおよびメモリマッピング例 ..............................................................................................1-16表 6-1 絶対最大定格 .........................................................................................................................1-17表 6-2 推奨動作条件 .........................................................................................................................1-17表 6-3 入力仕様 .................................................................................................................................1-17表 6-4 出力仕様 .................................................................................................................................1-18表 7-1 IOW#タイミング (MC68000) ................................................................................................1-19表 7-2 IOR#タイミング (MC68000) .................................................................................................1-20表 7-3 MEMW#タイミング (MC68000)............................................................................................1-20表 7-4 MEMR#タイミング (MC68000) ............................................................................................1-21表 7-5 IOW#タイミング (MC68000以外 ) .......................................................................................1-22表 7-6 IOR#タイミング (MC68000以外 ) ........................................................................................1-22表 7-7 MEMW#タイミング (MC68000以外 )...................................................................................1-23表 7-8 MEMR#タイミング (MC68000以外 ) ...................................................................................1-23表 7-9 クロック入力規定 ..................................................................................................................1-24表 7-10 表示メモリへのデータ書き込み .............................................................................................1-25表 7-11 表示メモリからのデータ読み出し .........................................................................................1-25表 7-12 LCDインターフェイスタイミング

- 4ビットシングル , 8ビットシングル /デュアルモノクロパネル .......................................1-27表 7-13 LCDインターフェイスタイミング

- 4ビットシングルカラーパネル ...........................................................................................1-28表 7-14 LCDインターフェイスタイミング

- 8ビットシングルカラーパネル形式 2 / 8ビットデュアルパネル .......................................1-29表 7-15 LCDインターフェイスタイミング - 16ビットシングル /デュアルカラーパネル ................1-30表 7-16 LCDインターフェイスタイミング - 8ビットシングルカラーパネル形式 1 .........................1-31表 8-1 グレースケール /カラーモードの選択 ...................................................................................1-41表 8-2 LCD表示データ形式の選択 ...................................................................................................1-41表 8-3 ラインバイト数レジスタ最大値 - 8ビット表示メモリインターフェイス .............................1-42表 8-4 ラインバイト数レジスタ最大値 - 16ビット表示メモリインターフェイス ...........................1-42表 8-5 パワーセーブモードの選択 ....................................................................................................1-42表 8-6 IDビット ................................................................................................................................1-47表 8-7 ルックアップテーブルのアクセス .........................................................................................1-47表 8-8 ルックアップテーブルの構成 ................................................................................................1-48表 8-9 パワーセーブモードの選択 ....................................................................................................1-52表 8-10 パワーセーブモードの機能概略 .............................................................................................1-52表 8-11 パワーセーブモード時の端子状態 .........................................................................................1-53表 9-1 8ビット表示メモリインターフェイス SRAMアクセス時間 .................................................1-57表 9-2 16ビット表示メモリインターフェイス SRAMアクセス時間 ...............................................1-57表 9-3 メモリサイズ要件 : 水平ピクセル数 = 640 ............................................................................1-58表 9-4 メモリサイズ要件 : 水平ピクセル数 = 480 ............................................................................1-59表 9-5 メモリサイズ要件 : 水平ピクセル数 = 320 ............................................................................1-59

SED1353 Series Hardware Functional Specification

本マニュアルには、ドットマトリクスグラフィックカラー LCDコントローラ SED1353の機能、タイミング図、 ACおよび DC特性、レジスタの説明および省電力化の制御方法などが記載されています。本書は、ビデオ制御系の設計者とソフトウェア開発者の方を対象としています。

SED1353は、主として低コスト、低消費電力および外部素子数の削減を要求される製品のために設計されました。それらの要求に合わせ、 2.7V～ 5.5Vの電源電圧、最大 25MHzのクロックで動作させることができます。 SED1353は、融通性の高いマイクロプロセッサインターフェイスを備えており、端子は SED1352と互換性があります。

SED1353は、最大 16階調のグレースケール表示または 256色の同時表示が可能です。グレースケールモードには、 16× 4ビットのルックアップテーブルが用意されており、 LCDパネル上に表示するグレースケールレベルを 16階調まで設定することができます。カラーモードには、 3個の 16× 4ビットルックアップテーブルが用意され、 4096色の表示色を設定しておくことができます。 SED1353は、必要最小限の外付けグルーロジックのみで、 MC68000ファミリマイクロプロセッサまたは 8/16ビットの MPUバスと接続することができます。また、 16ビットデータバスで最大 128Kバイトのスタティック RAM、または 8ビットデータバスで最大 64Kバイトのスタティック RAMを直接制御できます。

S18A-A-011-01 1-1

EPSON

• CMOS省電力タイプ • 動作電圧 : 2.7～ 5.5V• SED1353F

0A

: QFP5-100pin S2プラスチックパッケージ

• SED1353F

1A

: QFP15-100pin STDプラスチックパッケージ

• SED1353D

0A

: チップ

• 入力クロック (ピクセルクロック ): Max. 25MHz• 水晶発振回路内蔵 (2端子に水晶発振子を接続 )外部クロックも直接入力可能

• 16ビット MC68000 MPUインターフェイス内蔵 (バスクロック : Max. 16MHz)• 8ビット /16ビット MPUバスインターフェイス内蔵

READY(または WAIT#)信号によりメモリアクセスを制御 • 内蔵インデックスレジスタまたはダイレクトマッピングにより

16個の内蔵レジスタをアクセス可能 • 8ビット /16ビットの SRAMデータバス • 表示メモリ構成 :

– 128Kバイト : 64K × 16 SRAM 1個 – 128Kバイト : 64K × 8 SRAM 2個 – 64Kバイト : 32K × 8 SRAM 2個 – 40Kバイト : 8K × 8および 32K × 8 SRAM 各 1個 – 32Kバイト : 32K × 8 SRAM 1個 – 16Kバイト : 8K × 8 SRAM 2個 – 8Kバイト : 8K × 8 SRAM 1個

• 白黒 (BW)モード (1ビット /ピクセル ) • 4または 16階調グレースケールモード (2または 4ビット /ピクセル )• 4、 16または 256色のカラーモード (2、 4または 8ビット /ピクセル ) • グレースケールモード用に 16 × 4ルックアップテーブルを内蔵 • カラーモード用に 3個の 16 × 4ルックアップテーブルを内蔵 • 最大 16階調のグレースケール表示 • 4096色中、 256色同時表示可能 • 画面分割モード (AUX[0A]参照 )• 仮想画面モード (AUX[0D]参照 )

注 : 256色モードを使用するには 16ビット表示メモリインターフェイスが必要です。

1-2 S18A-A-011-01


• 解像度 (例 )

– 1024

×

768、白黒 – 640

×

480、 4色 /4階調

– 640

×

400、 16色 /16階調 – 320

×

240、 256色

• パッシブモノクロ LCDパネル – 4ビットシングルパネル (4ビットデータ転送 )– 8ビットシングルパネル (8ビットデータ転送 )– 8ビットデュアルパネル (各パネルごと 4ビットデータ転送 )

• パッシブカラー LCDパネル – 4ビットシングルパネル (4ビットデータ転送 )– 8ビットシングルパネル (8ビットデータ転送 )– 8ビットデュアルパネル (各パネルごと 4ビットデータ転送 )– 16ビットシングルパネル (8ビットデータ転送、要外部回路 )– 16ビットデュアルパネル (8ビットデータ転送、要外部回路 )

詳細については 9.5項 (58ページ )を参照してください。

• 2つのソフトウェアパワーセーブモード • 低消費電力 • パネル電源制御スイッチ (AUX[01]ビット 4参照 )

S18A-A-011-01 1-3

EPSON

以下のブロック図は、 SED1353の代表的なシステム構成例を示しています。各図とも、基本構成の概略のみを記載しており、 SRAMおよび LCD表示パネルは省略しています。実例を示したものではありませんので、詳細については、各インターフェイスに対応するアプリケーションノートを参照してください。

図 3-1 16ビット 68000 MPUインターフェイス例

デコーダ�

デコーダ�

A20~A23

FC0~FC1

A1~A19

D0~D15

DTACK#

UDS#

LDS#

AS#

R/W#

MEMCS#

IOCS#

AB1~AB19

DB0~DB15

READY

AB0

BHE#

IOR#

IOW#

A14~A16

A10~A19

MC68000 SED1353

1-4 S18A-A-011-01


図 3-2 8ビットインターフェイス例 (例 : Z80)

図 3-3 16ビットインターフェイス例 (例 : i8086/マキシマムモード )

デコーダ�

デコーダ�

MREQ#

MI#

IORQ#

A0~A15

D0~D7

WAIT#

WR#

RD#

RESET#

MEMCS#

IOCS#

AB0~AB15

DB0~DB7

READY

MEMW#

MEMR#

IOR#

IOW#

RESET

A10~A15

Z80 SED1353

S2#

S1#

S0#

A16~A19

BHE#

AD0~AD15

MEMR#

MEMW#

IOR#

IOW#

AB16~AB19

AB0~AB15

BHE#

MEMCS#

IOCS#

DB0~DB15

RESET

READY

8086(マキシマムモード) 8288 SED1353

CLK

S2#

S1#

S0#

DEN

DT/R

ALE

CLK

READY

RESET#

MRDC#

AMWC#

IORC#

AIOWC#

デコーダ�A16

M/IO#

BHE#

A0~A16

STB

トランシーバ�D0~D15

T

OE

8284A

CLK

RDY

READY

RESET#

S18A-A-011-01 1-5

EPSON

図 3-4 8ビット ISAバスインターフェイス例

図 3-5 16ビット ISAバスインターフェイス例

REFRESH

SMEMW#

SMEMR#

IOCHRDY

SD0~SD7

SA0~SA19

AEN

IOW#

IOR#

RESET#

0WS#

MEMCS#

MEMW#

MEMR#

READY

DB0~DB7

AB0~AB19

IOCS#

IOW#

IOR#

RESET

SA13~SA16

SA10~SA15

SA(1または4)~SA9オプション�

8-Bit ISA Bus SED1353

デコーダ�

デコーダ�

デコーダ�

デコーダ�

デコーダ�

REFRESH

SMEMW#

SMEMR#

IOCHRDY

SD0~SD15

SA0~SA19

AEN

IOW#

IOR#

SBHE#

RESET#

IOCS16#

LA17~LA23

MEMCS16#

MEMCS#

MEMW#

MEMR#

READY

DB0~DB15

AB0~AB19

IOCS#

IOW#

IOR#

BHE#

RESET

SA14~SA16

SA10~SA15

SA(1または4)~SA9

16-Bit ISA Bus SED1353

デコーダ�

デコーダ�

1-6 S18A-A-011-01


図 3-6 内部ブロック図

バス信号変換ブロックは、 MC68000形式の MPU信号または READY制御形式の MPU信号を、 VD2によって初期設定された構成内容に従って内部バスインターフェイス信号に変換します。

SED1353は 16個の制御レジスタおよびコンフィグレーションレジスタを内蔵しています。これらのレジスタは、ダイレクトマッピングにより個別に、または内蔵のインデックスレジスタにより間接的にアクセスできます。

シーケンスコントローラブロックは、コンフィグレーションレジスタの設定に従って、水平および垂直表示タイミングを生成します。

LCDパネルインターフェイスブロックは、パッシブモノクロ LCDパネルおよびパッシブカラー LCDパネルに対応したフレームレートの調整と出力データパターンの形成を行います。

ルックアップテーブルブロックには、 16× 4ビットのパレットが 3個 (RGB各 1個 )含まれます。グレースケールモードでは、 16階調のデータを設定するために G(緑 )パレットの 1個のみを使用します。カラーモードでは、 4096色のカラーを割り当てるため、 3つのパレットすべてを使用します。詳細については、 8.2項の “ルックアップテーブルの構造 ” (48ページ )を参照してください。

ポートデコーダは、 VD1、 VD12~VD4、 IOCS#およびアドレスライン AB9~1によって初期設定された構成内容に従って SED1353に対する入出力サイクルを識別します。

メモリデコーダは VD15~VD13、 MEMCS#およびアドレスライン AB19~17によって初期設定された構成内容に従って SED1353に対するメモリサイクルを識別します。

�

バス信号�変換�

�

シーケンス�コントローラ�

ポート�デコーダ�

メモリ�デコーダ�

ルックアップ�テーブル�

LCD�パネル�インターフェイス�

表示データ�フォーマッタ�

データバス�変換�

アドレス�ジェネレータ�

MPU/CRT�セレクタ�

SRAMインターフェイス�

制御レジスタ�

タイミングジェネレータ�

パワーセーブ�

発振回路�

IOR#, IOW#,IOCS#, MEMCS#,MEMR#, MEMW#,

BHE#, AB[19:0]

READY

VWE# VOE# VD[15:0]VA[15:0],VSC0#, VSC1#

OSC1 OSC2

LCDENB

UD[3:0],LD[3:0],LP, YD,XSCL,WF (XSCL2)

DB[15:0]

S18A-A-011-01 1-7

EPSON

データバス変換ブロックは、 VD0で初期設定された構成内容に従って 8ビットまたは 16ビットの外部データバスを内蔵の奇数および偶数データバスに割り振ります。

アドレスジェネレータは、表示メモリへのアクセスに使用される表示リフレッシュアドレスを生成します。

このブロックは、 MPUまたは表示リフレッシュ回路による表示メモリへのアクセスを、いずれか一方のみを許可します。

表示データフォーマッタは、表示メモリから表示データを読み込み、グレースケールおよびカラーモードの選択に従った正しいフォーマットで出力します。

タイミングブロックは、選択した階調 /カラーおよび表示メモリインターフェイスに従って、内部マスタクロック (MCLK)を生成します。マスタクロック (MCLK)は、次の 3種類から選択されます。 • MCLK = f

OSC

(f

OSCは外部入力または発振クロック )• MCLK = f

OSC

/2

• MCLK = f

OSC

/4詳細については、 9.2項の “SRAMアクセス時間 ” (57ページ )を参照してください。ピクセルクロック = f OSC

このブロックは、表示メモリ (SRAM)とのインターフェイスに必要な信号を生成します。

1-8 S18A-A-011-01


図 4-1 SED1353F 0A端子配置図

注 : • パッケージ : QFP5-100pin S2プラスチックパッケージ

• 80ピンは 8ビットカラーパネルの形式 1の場合は XSCL2、その他の表示モードではすべて WFとして機能します。

INDEX

SED1353F0A

DB

7V

SS

VD

DD

B8

DB

9D

B10

DB

11D

B12

DB

13D

B14

DB

15A

B0

AB

1A

B2

AB

3A

B4

AB

5A

B6

AB

7A

B8

AB

9A

B10

AB

11A

B12

AB

13A

B14

AB

15A

B16

AB

17A

B18

WF

/XS

CL2

*LP Y

DLD

0LD

1LD

2LD

3U

D0

UD

1U

D2

UD

3V

CS

1#V

CS

0#V

WE

#V

A15

VA

14V

A13

VA

12V

A11

VD

15V

D14

VD

13V

D12

VD

11V

D10

VD

9V

D8

VD

D

VS

S

VD

7

VD6VD5VD4VD3VD2VD1VD0VA10VA9VA8VA7VA6VA5VA4VA3VA2VA1VA0RESETAB19

XSCLLCDENB

VOE#IOCS#IOW#IOR#

MEMCS#MEMW#MEMR#READY

BHE#OSC1OSC2

DB0DB1DB2DB3DB4DB5DB6

5049484746454443424140393837363534333231

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30

80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51

81828384858687888990919293949596979899100

S18A-A-011-01 1-9

EPSON

図 4-2 SED1353F 1A端子配置図

注 : • パッケージ : QFP15-100pin STDプラスチックパッケージ

• 77ピンは 8ビットカラーパネルの形式 1の場合は XSCL2、その他の表示モードではすべて WFとして機能します。

INDEX

SED1353F1A

DB

8D

B9

DB

10D

B11

DB

12D

B13

DB

14D

B15

AB

0A

B1

AB

2A

B3

AB

4A

B5

AB

6A

B7

AB

8A

B9

AB

10A

B11

AB

12A

B13

AB

14A

B15

AB

16

YD

LD0

LD1

LD2

LD3

UD

0U

D1

UD

2U

D3

VC

S1#

VC

S0#

VW

E#

VA

15V

A14

VA

13V

A12

VA

11V

D15

VD

14V

D13

VD

12V

D11

VD

10V

D9

VD

8

VDDVSSVD7VD6VD5VD4VD3VD2VD1VD0VA10VA9VA8VA7VA6VA5VA4VA3VA2VA1VA0RESETAB19AB18AB17

LPWF/XSCL2*

XSCLLCDENB

VOE#IOCS#IOW#IOR#

MEMCS#MEMW#MEMR#READY

BHE#OSC1OSC2

DB0DB1DB2DB3DB4DB5DB6DB7VSSVDD

50494847464544434241403938373635343332313029282726

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25

75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51

767778798081828384858687888990919293949596979899100

1-10 S18A-A-011-01


図 4-3 SED1353D 0Aパッド配置図

注 : パッド 97は 8ビットカラーパネルの形式 1の場合は XSCL2、その他の表示モードではすべて WFとして機能します。

1V

SS

VD

D

DB

8D

B9

DB

10D

B11

DB

12D

B13

DB

14D

B15

AB

0A

B1

AB

2A

B3

AB

4A

B5

AB

6A

B7

AB

8A

B9

AB

10A

B11

AB

12A

B13

AB

14A

B15

AB

16

AB

17AB18

AB19RESETVA0VA1VA2

VA3VA4

VA5VA6

VA7VA8

VA9VA10

VD0VD1

VD2VD3VD4VD5VD6

VD7

Dummy Pad

VS

S

VD

D

VD

8V

D9

VD

10V

D11

VD

12V

D13

VD

14V

D15

VA

11V

A12

VA

13V

A14

VA

15V

WE

#V

CS

0#V

CS

1#

UD

3U

D2

UD

1U

D0

LD3

LD2

LD1

LD0

YD

LPWF/XSCL2*

XSCLLCDENB

VOE#IOCS#IOW#

IOR#MEMCS#

MEMW#MEMR#

READYBHE#

OSC1OSC2

DB0DB1

DB2DB3DB4DB5DB6

DB7

Dummy Pad

5 10 15 20 25 30

35

40

45

50

55

60

65707580859095100

105

110

115

120

125

128

SED1353D0A

チップサイズ = 5.030mm × 5.030mmチップ厚　　 = 0.400mmパッドサイズ = 0.090mm × 0.090mmパッドピッチ = 0.126mm (Min.)

S18A-A-011-01 1-11

EPSON

パッド座標 (単位 : mm)

パッド No. パッド名パッド中心座標パッド No. パッド名パッド中心座標 X Y X Y

1 V

SS

-2.165 -2.390 66 – 2.000 2.3902 – -2.000 -2.390 67 V

DD

1.840 2.3903 V

DD

-1.840 -2.390 68 VD8 1.685 2.3904 DB8 -1.685 -2.390 69 VD9 1.535 2.3905 DB9 -1.535 -2.390 70 VD10 1.388 2.3906 DB10 -1.388 -2.390 71 VD11 1.246 2.3907 DB11 -1.246 -2.390 72 VD12 1.106 2.3908 DB12 -1.106 -2.390 73 VD13 0.969 2.3909 DB13 -0.969 -2.390 74 VD14 0.835 2.39010 DB14 -0.835 -2.390 75 VD15 0.703 2.39011 DB15 -0.703 -2.390 76 – 0.573 2.39012 – -0.573 -2.390 77 VA11 0.444 2.39013 AB0 -0.444 -2.390 78 VA12 0.317 2.39014 AB1 -0.317 -2.390 79 VA13 0.190 2.39015 AB2 -0.190 -2.390 80 VA14 0.063 2.39016 AB3 -0.063 -2.390 81 VA15 -0.063 2.39017 AB4 0.063 -2.390 82 VWE# -0.190 2.39018 AB5 0.190 -2.390 83 VCS0# -0.317 2.39019 AB6 0.317 -2.390 84 VCS1# -0.444 2.39020 AB7 0.444 -2.390 85 – -0.573 2.39021 – 0.573 -2.390 86 UD3 -0.703 2.39022 AB8 0.703 -2.390 87 UD2 -0.835 2.39023 AB9 0.835 -2.390 88 UD1 -0.969 2.39024 AB10 0.969 -2.390 89 UD0 -1.106 2.39025 AB11 1.106 -2.390 90 LD3 -1.246 2.39026 AB12 1.246 -2.390 91 LD2 -1.388 2.39027 AB13 1.388 -2.390 92 LD1 -1.535 2.39028 AB14 1.535 -2.390 93 LD0 -1.685 2.39029 AB15 1.685 -2.390 94 YD -1.840 2.39030 AB16 1.840 -2.390 95 – -2.000 2.39031 – 2.000 -2.390 96 LP -2.340 2.39032 AB17 2.165 -2.390 97 WF/XSCL2 -2.390 2.16533 AB18 2.390 -2.340 98 – -2.390 2.00034 – 2.390 -2.000 99 – -2.390 1.84035 – 2.390 -1.840 100 XSCL -2.390 1.68536 AB19 2.390 -1.685 101 LCDENB -2.390 1.53537 RESET 2.390 -1.535 102 VOE# -2.390 1.38838 VA0 2.390 -1.388 103 IOCS# -2.390 1.24639 VA1 2.390 -1.246 104 IOW# -2.390 1.10640 VA2 2.390 -1.106 105 – -2.390 0.96941 – 2.390 -0.969 106 IOR# -2.390 0.83542 VA3 2.390 -0.835 107 MEMCS# -2.390 0.70343 VA4 2.390 -0.703 108 – -2.390 0.57344 – 2.390 -0.573 109 MEMW# -2.390 0.44445 VA5 2.390 -0.444 110 MEMR# -2.390 0.31746 VA6 2.390 -0.317 111 – -2.390 0.19047 – 2.390 -0.190 112 READY -2.390 0.06348 VA7 2.390 -0.063 113 BHE# -2.390 -0.06349 VA8 2.390 0.063 114 – -2.390 -0.19050 – 2.390 0.190 115 OSC1 -2.390 -0.31751 VA9 2.390 0.317 116 OSC2 -2.390 -0.44452 VA10 2.390 0.444 117 – -2.390 -0.57353 – 2.390 0.573 118 DB0 -2.390 -0.70354 VD0 2.390 0.703 119 DB1 -2.390 -0.83555 VD1 2.390 0.835 120 – -2.390 -0.96956 – 2.390 0.969 121 DB2 -2.390 -1.10657 VD2 2.390 1.106 122 DB3 -2.390 -1.24658 VD3 2.390 1.246 123 DB4 -2.390 -1.38859 VD4 2.390 1.388 124 DB5 -2.390 -1.53560 VD5 2.390 1.535 125 DB6 -2.390 -1.68561 VD6 2.390 1.685 126 – -2.390 -1.84062 – 2.390 1.840 127 – -2.390 -2.00063 – 2.390 2.000 128 DB7 -2.390 -2.16564 VD7 2.390 2.165 129 Dummy Pad 2.390 2.39065 V

SS

2.165 2.390 130 Dummy Pad -2.390 -2.390

1-12 S18A-A-011-01


シンボル : I

=入力

O

=出力 I/O

=双方向 (入出力 )

P

=電源端子 COx

= CMOSレベル出力ドライバ。 xはドライバの種類を示します。 (表 6-4 “出力仕様 ”(18ページ )参照 )

COxS

=ノイズ除去用スルーレート制御機能付き CMOSレベル出力ドライバ。 xはドライバの種類を示します。 (表 6-4 “出力仕様 ”(18ページ )参照 )

TSx

= 3ステート CMOSレベル出力ドライバ。 xはドライバの種類を示します。 (表 6-4 “出力仕様 ”(18ページ )参照 )

TSxD2

=プルダウン抵抗付き 3ステート CMOSレベル出力ドライバ (5V/3.0Vそれぞれの Typ.値は 100k

Ω/200

k

Ω

)。 xはドライバの種類を示します。

(表 6-4 “出力仕様 ”(18ページ )参照 ) TTL

= TTLレベル入力

TTLS

=ヒステリシス付き TTLレベル入力

表 5-1 バスインターフェイス

端子名種類 F

0A

端子 No.F

1A

端子 No.D

0A

端子 No. ドライバ説明

DB0~DB15 I/O 94~100, 1, 4~11

91~98, 1~8

118~119,121~125, 128, 4~11

TS2 これらの端子は、システムデータバスに接続します。 8ビットバスモードの場合、 DB8~DB15は V DDに接続してください。

AB0 I 12 9 13 TTLS MC68000 MPUインターフェイスでは、この端子を MC68000の上位データストローブ (UDS#)に接続します。他の MPU/バスインターフェイスでは、システムアドレスバスに接続します。

AB1~AB19 I 13~31 10~28 14~20,22~30,

32~33, 36

TTL これらの端子はシステムアドレスバスに接続します。

BHE# I 91 88 113 TTLS MC68000 MPUインターフェイスでは、この端子を MC68000の下位データストローブ (LDS#)に接続します。他の MPU/バスインターフェイスの場合、 16ビットバスモードではバイトハイイネーブル (BHE#)入力となります。 8ビットバスモードの場合は V DDに接続します。

IOCS# I 84 81 103 TTLS アクティブ Low入力により、 16個の内蔵レジスタの 1つが選択されます。

IOW# I 85 82 104 TTLS MC68000 MPUインターフェイスでは、この端子を MC68000の R/W#端子に接続します。この入力によりデータ転送が読み出しサイクル (アクティブ High)または書き込みサイクル (アクティブ Low)のどちらであるかが決定します。他の MPU/バスインターフェイスでは、アクティブ Low入力によりデータが内蔵レジスタに書き込まれます。

IOR# I 86 83 106 TTLS MC68000 MPUインターフェイスでは、この端子を MC68000の AS#端子に接続します。この入力は、アドレスバス上に有効なアドレスが出力されていることを示します。他の MPU/バスインターフェイスでは、アクティブ Low入力により内蔵レジスタからデータが読み出されます。

MEMCS# I 87 84 107 TTLS アクティブ Low入力でメモリサイクルを示します。 MEMW# I 88 85 109 TTLS アクティブ Low入力でメモリ書き込みサイクルを示します。

MC68000 MPUインターフェイスでは、 V DDに接続します。 MEMR# I 89 86 110 TTLS アクティブ Low入力でメモリ読み出しサイクルを示します。

MC68000 MPUインターフェイスでは、 V DDに接続します。

S18A-A-011-01 1-13

EPSON

READY O 90 87 112 TS3 MC68000 MPUインターフェイスでは、この端子は MC68000の DTACK#端子に接続され、データ転送が完了すると Lowになります。他の MPU/バスインターフェイスでは、システムを強制的にウェイト状態に設定する必要がある場合にこの出力は Lowとなります。 READYは、転送が完了するとハイインピーダンス (Hi-Z)状態となります。

RESET I 32 29 37 TTLS アクティブ High入力により、すべての信号がインアクティブ状態となります。

表 5-2 表示メモリインターフェイス

端子名種類 F

0A

端子 No.F

1A

端子 No.D

0A

端子 No.ドライバ説明

VD0~VD15 I/O 44~51, 54~61

41~48,51~58

54~55,57~61,

64, 68~75

TS1D2 これらの端子は、表示メモリデータバスに接続します。 16ビットインターフェイスでは、 VD0~VD7を偶数バイトアドレスの表示メモリデータバスに接続し、 VD8~VD15を奇数バイトアドレスの表示メモリデータバスに接続します。これらの端子の出力ドライバは、 RESETが Highのときには、ハイインピーダンス状態となります。 RESETの立ち下がりエッジで VD0~VD15の値がチップ内部にラッチされ、各種ハードウェアオプションを設定します (表 5-6(16ページ )参照 )。

VA0~VA15 O 33~43, 62~66

30~40,59~63

38~40, 42~43, 45~46, 48~49, 51~52,77~81

CO1 これらの端子は、表示メモリアドレスバスに接続します。

VCS1# O 69 66 84 CO1 2番目の SRAMまたは奇数バイトアドレスの SRAMを選択する、アクティブ Lowのチップセレクト出力です。詳細については、表示メモリインターフェイスの項を参照してください。

VCS0# O 68 65 83 CO1 1番目の SRAMまたは偶数バイトアドレスの SRAMを選択する、アクティブ Lowのチップセレクト出力です。詳細については、表示メモリインターフェイスの項を参照してください。

VWE# O 67 64 82 CO1 表示メモリにデータを書き込むためのアクティブ Low出力です。この端子を、 SRAMの WE#入力に接続します。

VOE# O 83 80 102 CO1 表示メモリのデータを読み出すためのアクティブ Low出力です。この端子を、 SRAMの OE#入力に接続します。

表 5-3 LCDインターフェイス

端子名 FPDI-1

TM

端子名 #1種類

F

0A

端子 No.F

1A

端子 No.D

0A


UD3~UD0LD3~LD0

UD3~UD0LD3~LD0

O 70~73, 74~77

67~70,71~74

86~89,90~93

CO3S パネル表示データバスです。データ形式は、接続されるパネルによって異なります。 4ビットシングルパネルの場合、 LD3~LD0は Lowとなります (0の状態 )。

XSCL FPSHIFT O 81 78 100 CO3 表示データのシフトクロックです。この信号の立ち下がりエッジで、データが LCDXドライバにシフトします。

LP FPLINE O 79 76 96 CO3 表示データのラッチクロックです。この信号の立ち下がりエッジで、 LCDXドライバは表示データ行をラッチし、 Yドライバ (行ドライバ )もオンとなります。

表 5-1 バスインターフェイス

端子名種類 F

0A

端子 No.F

1A

端子 No.D

0A


1-14 S18A-A-011-01


WF/ XSCL2

MODFPSHIFT2

O 80 77 97 CO3 8ビットシングルカラーパネルの形式 1では、 2番目のシフトクロックになります。その他のモードではすべて、 LCDバックプレーンの BIAS信号として使用します。この出力は各フレームごとに、または AUX[05]のビット 7~2でプログラムした周期で状態が切り変わります。

YD FPFRAME O 78 75 94 CO3 垂直走査開始パルスです。 LCDモジュールが LPの立ち下がりエッジでこの信号をロジック 1としてサンプリングすると、 Yドライバ (行ドライバ )は垂直フレーム期間を開始します。

LCDENB O 82 79 101 CO2 LCDイネーブル信号出力です。パネルの電源やバックライトの On/Offに使用することができます。

#1 VESA フラットパネルディスプレイインターフェイス規格 (FPDI-1TM)

表 5-4 クロック入力

端子名種類 F

0A

端子 No.F

1A

端子 No.D

0A


OSC1 I 92 92 115

∗ 内蔵の発振回路でクロックを生成する場合、この端子と OSC2端子間に水晶発振子を接続します。外部の発振器をクロック源として使用する場合には、この端子をクロック入力に使用します。

OSC2 O 93 93 116

∗ 内蔵の発振回路でクロックを生成する場合、この端子と OSC1端子間に水晶発振子を接続します。外部の発振器をクロック源として使用する場合には、この端子は開放します。

表 5-5 電源

端子名種類 F

0A

端子 No.F

1A

端子 No.D

0A


V

DD

P 3, 53 50, 100 3, 67 P 電源電圧 V

SS

P 2, 52 49, 99 1, 65 P 電源グラウンド

表 5-3 LCDインターフェイス

端子名 FPDI-1

TM

端子名 #1種類

F

0A

端子 No.F

1A

端子 No.D

0A


S18A-A-011-01 1-15

EPSON

SED1353は、電源投入時にいくつかの構成情報を必要とします。この情報は SRAMデータライン VD[0...15]によって設定します。これらの端子の状態は、 RESETの立ち下がりエッジで読み出され、以下のオプションを選択するのに使用されます。

注 : 上記の端子にはプルダウン抵抗が内蔵されており、 RESET時はプルダウンによりロジック “0”として読み込まれます。 “1”へのプルアップが必要な場合には、表 6-3 “入力仕様 ”(17ページ )に示すプルダウン抵抗値を参照してください。

例 : メモリセグメントが Aで I/Oアドレスが 300hの ISAバス (バイトスワップなし )を使用する場合、 VD15~VD0の設定は以下のようになります。

x = don’t care、 1 = プルアップ抵抗を接続、 0 = プルアップなし

表 5-6 パワーオン /リセットオプション

端子名 RESET立ち下がり時の端子状態 : (1/0)

1 0

VD0 16ビットバスホストインターフェイス 8ビットバスホストインターフェイス VD1 ダイレクトマッピングによる I/Oアクセス内部インデックスレジスタによる I/Oアクセス VD2 MC68000 MPUインターフェイス READY(WAIT#)制御 MPU /バスインターフェイス VD3 16ビットインターフェイスの上位と下位の

データバイトをスワップ 16ビットインターフェイスでバイトスワップなし

VD12~VD4 I/Oマッピングアドレスビット [9:1]この 9ビットは電源投入時にラッチされ、その後の I/Oサイクルで MPUアドレスのビット 9~1と比較されます。ダイレクトマッピングの場合、ここで設定するアドレスから始まる 16バイトの領域に内蔵の 16個のレジスタが配置され、各レジスタは絶対アドレスによってアクセスされます。インデックスレジスタを使用する場合は、ここで設定するアドレスから始まる 2バイトの領域に内蔵のインデックスレジスタが配置され、 16個の制御レジスタはインデックスレジスタで指定する間接アドレスによってアクセスされます。どちらのマッピング方式においても、設定する先頭アドレスは偶数アドレスとなります。マッピング領域内のアドレスを持つ有効な I/Oサイクル (IOCS#が Low)のみが、内蔵のポートデコーダをイネーブルにし内蔵レジスタへの I/Oアクセスを許可します。

VD15~VD13 メモリマッピングアドレスビット [3:1] この 3ビットは電源投入時にラッチされ、その後のメモリサイクルで MPUアドレスのビット 19~17と比較されます。ここで設定した内容を上位 3ビットに持つ有効なメモリサイクル (MEMCS#が Low)のみが、内蔵のメモリデコーダをイネーブルにし表示メモリへのアクセスを許可します。アドレスビットの中で最上位の 3ビットが比較されるため、使用可能なメモリサイズは最大 128Kバイトです。なお、 128Kバイトのメモリを使用する場合は、偶数アドレスを先頭としてマッピングすることが必要です。奇数アドレスを先頭とした場合、 128Kバイトの全領域をアクセスするために A17も必要となるため、内蔵比較ロジックでは全領域をアクセスすることができません。

表 5-7 I/Oおよびメモリマッピング例

端子名 8ビット ISAバス 16ビット ISAバス

インデックスレジスタダイレクトマッピングインデックスレジスタダイレクトマッピング VD0 0 0 1 1VD1 0 1 0 1VD2 0 0 0 0VD3 0 0 0 0VD12~VD4 11 0000 000 11 0000 xxx 11 0000 000 11 0000 xxxVD15~VD13 101 101 101 101

1-16 S18A-A-011-01


表 6-1 絶対最大定格記号項　目定　格単位

V

DD 電源電圧 -0.3 ~ +6.0 VV

IN 入力電圧 -0.3 ~ V DD + 0.5 VV

OUT 出力電圧 -0.3 ~ V DD + 0.5 VT

STG 保存温度 -65 ~ 150 °CT

SOL 半田付け温度 /時間 260°C/リード部で最大 10sec °C

表 6-2 推奨動作条件記号項　目条　件 Min Typ Max 単位

V

DD 電源電圧 V SS = 0 V 2.7 3.0/3.3/5.0 5.5 VV

IN 入力電圧 – V SS – V DD VI

OPR 動作電流 f OSC = 6MHz256色モード

– 4.5/5.0/11 – mA

T

OPR 動作温度 – -40 25 85 °C

表 6-3 入力仕様記号項　目条　件 Min Typ Max 単位

V

IL 低レベル入力電圧 V DD = 4.5V – – 0.8 VV

DD

= 3.0V – – 0.4

V

DD

= 2.7V – – 0.3V

IH 高レベル入力電圧 V DD = 5.5V 2.0 – – VV

DD

= 3.6V 1.3 – –

V

DD

= 3.3V 1.2 – –V

T+ 高レベルシュミット入力電圧 V DD = 5.0V – – 2.4 VV

DD

= 3.3V – – 1.4

V

DD

= 3.0V – – 1.3V

T- 低レベルシュミット入力電圧 V DD = 5.0V 0.6 – – VV

DD

= 3.3V 0.5 – –

V

DD

= 3.0V 0.4 – –V

H ヒステリシス電圧 V DD = 5.0V 0.1 – – VV

DD

= 3.3V 0.1 – –

V

DD

= 3.0V 0.1 – –I

IZ 入力リーク電流 – -1 – 1 µAC

IN 入力端子容量 f = 1MHzV

DD

= 0V

– – 12 pF

R

PD プルダウン抵抗 V DD = 5.0VV

I

= V

DD

50 100 200 k Ω

V

DD

= 3.3VV

I

= V

DD

90 180 360

V

DD

= 3.0VV

I

= V

DD

100 200 400

S18A-A-011-01 1-17

EPSON

表 6-4 出力仕様記号項　目条　件 Min Typ Max 単位

V

OL

(5.0V)低レベル出力電圧 Type 1 - TS1D2, CO1Type 2 - TS2Type 3 - TS3, CO3, CO3S

V DD = MinI

OL

= 4mA

I

OL

= 8mAI

OL

= 12mA

– – 0.4 V

V

OL


V DD = MinI

OL

= 2mA

I

OL

= 4mAI

OL

= 6mA

– – 0.3 V

V

OL


V DD = MinI

OL

= 1.8mA

I

OL

= 3.5mAI

OL

= 5mA

– – 0.3 V

V

OH

(5.0V)高レベル出力電圧 Type 1 - TS1D2, CO1Type 2 - TS2Type 3 - TS3, CO3, CO3S

V DD = MinI

OH

= -4mA

I

OH

= -8mAI

OH

= -12mA

V DD -0.4 – – V

V

OH


V DD = MinI

OH

= -2mA

I

OH

= -4mAI

OH

= -6mA

V DD -0.3 – – V

V

OH


V DD = MinI

OH

= -1.8mA

I

OH

= -3.5mAI

OH

= -5mA

V DD -0.3 – – V

I

OZ 出力リーク電流 – -1 – 1 µAC

OUT 出力端子容量 f = 1MHzV

DD

= 0V

– – 12 pF

C

BID 双方向端子容量 f = 1MHzV

DD

= 0V

– – 12 pF

1-18 S18A-A-011-01


条件 : V DD = 3.0V ± 10%、 V DD = 3.3V ± 10%または V DD = 5.0V ± 10%、 T A = -40°C ~ 85°Cすべての入力について、 t rise and t fall ≦ 5 nsec (10% ~ 90%)であること C

L

= 80pF(バス /MPUインターフェイス )

C

L

= 100pF(LCDパネルインターフェイス )

C

L

= 20pF(表示メモリインターフェイス )

注 : 入力タイミングはすべて MPUクロックが最大 16MHzの場合の値です。

IOW#タイミング

図 7-1 IOW#タイミング (MC68000)

表 7-1 IOW#タイミング (MC68000)

記号項　目 3V/3.3V 5V

単位 Min Max Min Max

t

1

AB[9:1]有効→ AS#立ち下がりエッジ 10 – 0 – ns t

2

AS#立ち上がりエッジ→ AB[9:1]ホールド時間 20 – 10 – ns

t

3

AS#立ち上がりエッジ→ IOCS#ホールド時間 0 – 0 – ns

t

4

UDS#/LDS#有効→ AS#立ち上がりエッジ 30 – 20 – ns

t

5

UDS#/LDS#立ち下がりエッジ→ DTACK#立ち下がりエッジ – 40 – 25 ns

t

6

AS#立ち上がりエッジ→ DTACK# Hi-Z遅延時間 – 40 – 25 ns

t

7

DB[15:0]有効→ AS#立ち上がりエッジ 20 – 10 – ns

t

8

AS#立ち上がりエッジ→ DB[15:0]ホールド時間 20 – 10 – ns

AB[9:1]

IOCS#

AS#

R/W#

UDS#/LDS#

DTACK#

DB[15:0]

有効�

有効�

t1

t5t7 t8

t6

t4

t2

t3

Hi-Z Hi-Z

Hi-Z Hi-Z

S18A-A-011-01 1-19

EPSON

IOR#タイミング

図 7-2 IOR#タイミング (MC68000)

MEMW#タイミング

図 7-3 MEMW#タイミング (MC68000)

チップの表示モードにより MCLK = 1/f OSC、 2/f OSCまたは 4/f OSCとなります (9.2および 9.3項参照 )。

表 7-2 IOR#タイミング (MC68000)



t

1

AB[9:1], IOCS#有効→ AS#立ち下がりエッジ 10 – 0 – ns t

2

AS#立ち上がりエッジ→ AB[9:1], IOCS#ホールド時間 20 – 10 – ns

t

3

AS#立ち下がりエッジ→ DTACK#立ち下がりエッジ – 40 – 25 ns

t

4

AS#立ち上がりエッジ→ DTACK# Hi-Z遅延時間 – 40 – 25 ns

t

5

AS#立ち下がりエッジ→ DB[15:0]セットアップ時間 – 60 – 40 ns

t

6

AS#立ち上がりエッジ→ DB[15:0]ホールド時間 – 20 – 15 ns

t

7

AS#立ち上がりエッジ→ DB[15:0] Hi-Z遅延時間 – 35 – 25 ns

表 7-3 MEMW#タイミング (MC68000)



t

1

AB[19:1], MEMCS#有効→ AS#立ち下がりエッジ 0 – 0 – ns t

2

AS#立ち上がりエッジ→ AB[19:1], MEMCS#ホールド時間 0 – 0 – ns

t

3

AS#立ち下がりエッジ→ DTACK#立ち下がりエッジ – 3.5 ∗

MCLK + 20

– 3.5 ∗ MCLK

+ 10

ns

t

4

AS#立ち上がりエッジ→ DTACK Hi-Z遅延時間 – 40 – 25 ns t

5

AS#立ち下がりエッジ→ DB[15:0]セットアップ時間 – MCLK

- 40– MCLK

- 20ns

t

6

AS#立ち上がりエッジ→ DB[15:0]ホールド時間 0 – 0 – ns

AB[9:1]IOCS#

AS#

UDS#/LDS#

R/W#

DTACK#

DB[15:0]

有効�

有効�

t1

t3 t4

t5 t6

t7

t2

Hi-Z Hi-Z

Hi-Z Hi-Z

AB[19:1]MEMCS#

AS#

UDS#/LDS#

R/W#

DTACK#

DB[15:0]

有効�

有効�

t1

t3

t4

t5 t6

t2

Hi-Z Hi-Z

Hi-Z Hi-Z

1-20 S18A-A-011-01


MEMR#タイミング

図 7-4 MEMR#タイミング (MC68000)


表 7-4 MEMR#タイミング (MC68000)



t

1

AB[19:1], MEMCS#有効→ AS#立ち下がりエッジ 0 – 0 – ns t

2

AS#立ち上がりエッジ→ AB[19:1], MEMCS#ホールド時間 0 – 0 – ns

t

3

AS#立ち下がりエッジ→ DTACK#立ち下がりエッジ – 3.5 ∗

MCLK + 20

– 3.5 ∗ MCLK

+ 10

ns

t

4

AS#立ち上がりエッジ→ DTACK# Hi-Z遅延時間 – 40 – 15 ns t

5

DTACK#立ち下がりエッジ→ DB[15:0]セットアップ時間 – 20 – 15 ns

t

6

AS#立ち上がりエッジ→ DB[15:0]ホールド時間 – 25 – 15 ns

t

7

AS#立ち上がりエッジ→ DB[15:0] Hi-Z遅延時間 – 40 – 30 ns

AB[19:1]MEMCS#

AS#

UDS#/LDS#

R/W#

DTACK#

DB[15:0]

有効�

有効�

t1

t3

t4

t5 t6

t2

Hi-Z Hi-Z

Hi-Z Hi-Z

t7

S18A-A-011-01 1-21

EPSON

IOW#タイミング

図 7-5 IOW#タイミング (MC68000以外 )

IOR#タイミング

図 7-6 IOR#タイミング (MC68000以外 )

表 7-5 IOW#タイミング (MC68000以外 )



t

1

AB[9:0], BHE#, IOCS#有効→ IOW#立ち下がりエッジ 10 – 0 – ns t

2

IOW#立ち上がりエッジ→ AB[9:0], BHE#, IOCS#ホールド時間 20 – 10 – ns

t

3

DB[15:0]有効→ IOW#立ち上がりエッジ 20 – 10 – ns

t

4

IOW#立ち上がりエッジ→ DB[15:0]ホールド時間 20 – 10 – ns

t

5

IOW#パルス幅 30 – 20 – ns

表 7-6 IOR#タイミング (MC68000以外 )



t

1

AB[9:0], BHE#, IOCS#有効→ IOR#立ち下がりエッジ 10 – 0 – ns t

2

IOR#立ち上がりエッジ→ AB[9:0], BHE#, IOCS#ホールド時間 20 – 10 – ns

t

3

IOR#立ち下がりエッジ→ DB[15:0]セットアップ時間 – 60 – 40 ns

t

4

IOR#立ち上がりエッジ→ DB[15:0]ホールド時間 – 20 – 15 ns

t

5

IOR#立ち上がりエッジ→ DB[15:0] Hi-Z遅延時間 – 35 – 25 ns

AB[9:0]BHE#

IOCS#

IOW#

DB[15:0]

有効�

有効�

t1

t3 t4

t5 t2

Hi-Z Hi-Z

AB[9:0]BHE#

IOCS#

IOR#

DB[15:0]

有効�

有効�

t1

t3 t4

t5

t2

Hi-Z Hi-Z

1-22 S18A-A-011-01


MEMW#タイミング

図 7-7 MEMW#タイミング (MC68000以外 )


MEMR#タイミング

図 7-8 MEMR#タイミング (MC68000以外 )


表 7-7 MEMW#タイミング (MC68000以外 )



t

1

AB[19:0], BHE#, MEMCS#有効→ MEMW#立ち下がりエッジ 0 – 0 – ns t

2

MEMW#立ち上がりエッジ→ AB[19:0], BHE#, MEMCS#ホールド時間 0 – 0 – ns

t

3

MEMW#立ち下がりエッジ→ READY立ち下がりエッジ – 30 – 20 ns

t

4

MEMW#立ち下がりエッジ→ DB[15:0]セットアップ時間 – MCLK

- 40– MCLK

- 20ns

t

5

MEMW#立ち上がりエッジ→ DB[15:0]ホールド時間 0 0 – ns t

6

READYインアクティブパルス幅 – 3.5 ∗

MCLK + 20

– 3.5 ∗ MCLK

+ 10

ns

表 7-8 MEMR#タイミング (MC68000以外 )



t

1

AB[19:0], BHE#, MEMCS#有効→ MEMR#立ち下がりエッジ 0 – 0 – ns t

2

MEMR#立ち上がりエッジ→ AB[19:0], BHE#, MEMCS#ホールド時間 0 – 0 – ns

t

3

MEMR#立ち下がりエッジ→ READY立ち下がりエッジ – 30 – 20 ns

t

4

READY立ち上がりエッジ→ DB[15:0]セットアップ時間 – 15 – 10 ns

t

5

MEMR#立ち上がりエッジ→ DB[15:0]ホールド時間 – 20 – 10 ns

t

6

MEMR#立ち上がりエッジ→ DB[15:0] Hi-Z遅延時間 – 30 – 20 ns

t

7

READYインアクティブパルス幅 – 3.5 ∗

MCLK + 20

– 3.5 ∗ MCLK

+ 10

ns

AB[19:0]BHE#

MEMCS#

MEMW#

READY

DB[15:0]

有効�

有効�

t1

t3

t4

t6

t5

t2

Hi-Z Hi-Z

Hi-Z Hi-Z

AB[19:0]BHE#

MEMCS#

MEMR#

READY

DB[15:0]

有効�

t1

t3

t4

t7

t5t6

t2

Hi-Z Hi-Z

Hi-Z Hi-Z有効�

S18A-A-011-01 1-23

EPSON

図 7-9 クロック入力規定

入力クロックの周波数は、 “フレームレートの計算 ” (57ページ )に記載の式をもとに計算してください。

水晶発振回路は基本モードとし、次の推奨 RC負荷が必要です。 R

L

= 2M

Ω

± 5%

C

L

= 6.8pF

水晶発振回路の構成例と外部発振器によるクロック入力例を下図に示します。

図 7-10 推奨クロックインターフェイス

表 7-9 クロック入力規定記号項　目 Min Typ Max 単位 t

OSC 入力クロック周期 (CLKI) 40 – – ns t

PWH 入力クロック Highパルス幅 (CLKI) 40% – 60% t OSC t

PWL 入力クロック Lowパルス幅 (CLKI) 40% – 60% t OSC t

f 入力クロック立ち下がり時間 (10%~90%) – 5 – ns t

r 入力クロック立ち上がり時間 (10%~90%) – 5 – ns

tPWH

tOSC

tPWL

tr

90%VIHVIL

10%

tf

クロック入力波形�

SED1353F0A/F1A

92 (115)

93 (116)

RL X1

CL

CL

92 (115)

93 (116)

OUT

GND

VCC

NC

VCC

水晶発振回路外部クロック入力

X1

(SED1353D

0A

)SED1353F

0A

/F

1A

(SED1353D

0A

)

1-24 S18A-A-011-01


図 7-11 表示メモリへのデータ書き込み


図 7-12 表示メモリからのデータ読み出し


表 7-10 表示メモリへのデータ書き込み



t

1 アドレスサイクル時間 MCLK - 15

– MCLK - 10

– ns

t

2

VA[15:0], VCS0#, VCS1#有効→ VWE#立ち下がりエッジ 0 – 0 – ns t

3

VWE#立ち上がりエッジ→ VA[15:0], VCS0#, VCS1#ホールド時間 0 – 0 – ns

t

4

VWE#パルス幅 MCLK

- 15– MCLK

- 10– ns

t

5

VD[15:0]有効→ VWE#立ち上がりエッジ MCLK - 20

– MCLK - 15

– ns

t

6

VWE#立ち上がりエッジ→ VD[15:0]ホールド時間 0 – 0 – ns

表 7-11 表示メモリからのデータ読み出し



t

1 アドレスサイクル時間 MCLK - 15

– MCLK - 10

– ns

t

2

VA[15:0], VCS0#, VCS1#アクセス時間 – MCLK - 40

– MCLK - 25

ns

t

3

VD[15:0]ホールド時間 0 – 0 – ns

VA[15:0]VCS0#, VCS1#

VWE#

VOE#

VD[15:0]

有効�

入力� 入力�出力�

t1

t2

t5 t6

t4 t3

Hi-Z Hi-Z Hi-Z Hi-Z

VA[15:0]VCS0#, VCS1#

VD[15:0]

有効�

入力�入力�入力�

t1t2 t3

S18A-A-011-01 1-25

EPSON

図 7-13 LCDインターフェイスタイミング - モノクロパネル

YD

LP

WF

1 2

t4

t3

t2

t1

SED1353出力�

LP

XSCL

UD[3:0]LD[3:0]

t7at5 t6a t9t8

t10

SED1353出力(AUX[01]ビット5 = 0)

t11 t12

180 2

LP

XSCL

UD[3:0]LD[3:0]

t7bt13t6b, t6c t9

t8t10

SED1353出力(AUX[01]ビット5 = 1)

t11 t12

1-26 S18A-A-011-01


•

t

OSC

= 1/f

OSC

= 入力 (ピクセル )クロック周期 • HT = (パネルの水平ピクセル数 ) ∗ t OSC • HNDP =

t

OSC単位の水平非表示期間 (詳細は 9.3項 (57ページ )参照 )• **: 5V動作時は -10ns, 3.0Vまたは 3.3V動作時は -24ns

表 7-12 LCDインターフェイスタイミング - 4ビットシングル , 8ビットシングル /デュアルモノクロパネル

記号項　目 4ビットシングル

8ビットシングル /デュアル単位

Min Max Min Max

t

1

LP周期 (シングルパネルモード ) HT + HNDP - 10

– HT + HNDP - 10

– ns

t

1

LP周期 (デュアルパネルモード ) n/a – 2 ∗ (HT + HNDP) - 10

– ns

t

2

LP立ち下がりエッジ→ YDホールド時間 (AUX[01]ビット 5 = 0) 8 t OSC - 10 – 8 t OSC - 10 – ns t

2

LP立ち下がりエッジ→ YDホールド時間 (AUX[01]ビット 5 = 1) 13 t OSC - 10 – 13 t OSC - 10 – ns

t

3

LPパルス幅 (AUX[01]ビット 5 = 0) 6 t OSC - 5 – 6 t OSC - 5 – ns

t

3

LPパルス幅 (AUX[01]ビット 5 = 1) 5 t OSC - 5 – 5 t OSC - 5 – ns

t

4

LP立ち下がりエッジ→ WF遅延時間 0 20 0 20 ns

t

5

LPセットアップ→ XSCL立ち下がりエッジ (AUX[01]ビット 5 = 0および AUX[03]ビット 2 = 0)

n/a – 2

t

OSC

- 5 – ns

t

6a

XSCL立ち下がりエッジ → LPホールド時間 (AUX[01]ビット 5 = 0および AUX[03]ビット 2 = 0)

2

t

OSC

- 5 – 4

t

OSC

- 5 – ns

t

6a

XSCL立ち下がりエッジ → LPホールド時間 (AUX[01]ビット 5 = 0および AUX[03]ビット 2 = 1)

t

OSC

- 5 – 2

t

OSC

- 5 – ns

t

6b

XSCL立ち下がりエッジ → LP 立ち下がりエッジ - シングルパネルモード (AUX[01]ビット 5 = 1および AUX[03]ビット 2 = 0)

13

t

OSC

- 5 – 15

t

OSC

- 5 – ns

t

6b

XSCL立ち下がりエッジ → LP 立ち下がりエッジ - シングルパネルモード (AUX[01]ビット 5 = 1および AUX[03]ビット 2 = 1)

12

t

OSC

- 5 – 13

t

OSC

- 5 – ns

t

6c

XSCL立ち下がりエッジ → LP 立ち下がりエッジ - デュアルパネルモード (AUX[01]ビット 5 = 1および AUX[03]ビット 2 = 0)

n/a – 31

t

OSC

- 5 – ns

t

6c

XSCL立ち下がりエッジ → LP 立ち下がりエッジ - デュアルパネルモード (AUX[01]ビット 5 = 1および AUX[03]ビット 2 = 1)

n/a – 29

t

OSC

- 5 – ns

t

7a

LP立ち下がりエッジ→ XSCL立ち下がりエッジ (AUX[01]ビット 5 = 0および AUX[03]ビット 2 = 0)

2

t

OSC

- 5 – 4

t

OSC

- 5 – ns

t

7a


t

OSC

- 5 – 2

t

OSC

- 5 – ns

t

7b


7

t

OSC

- 5 – 9

t

OSC

- 5 – ns

t

7b


6

t

OSC

- 5 – 7

t

OSC

- 5 – ns

t

8

XSCL周期 (AUX[03]ビット 2 = 0) 4 t OSC - 5 – 8 t OSC - 5 – ns

t

8

XSCL周期 (AUX[03]ビット 2 = 1) 2 t OSC - 5 – 4 t OSC - 5 – ns

t

9

XSCL Highパルス幅 (AUX[03]ビット 2 = 0) 2 t OSC - 5 – 4 t OSC - 5 – ns

t

9

XSCL Highパルス幅 (AUX[03]ビット 2 = 1) t OSC - 5 – 2 t OSC - 5 – ns

t

10

XSCL Lowパルス幅 (AUX[03]ビット 2 = 0) 2 t OSC - 10 – 4 t OSC - 10 – ns

t

10

XSCL Lowパルス幅 (AUX[03]ビット 2 = 1) t OSC - 10 – 2 t OSC - 10 – ns

t

11

UD[3:0], LD[3:0]セットアップ→ XSCL立ち下がりエッジ (AUX[03]ビット 2 = 0)

2

t

OSC

- 10** – 4

t

OSC

- 10** – ns

t

11

UD[3:0], LD[3:0]セットアップ→ XSCL立ち下がりエッジ (AUX[03]ビット 2 = 1)

t

OSC

- 10** – 2

t

OSC

- 10** – ns

t

12

XSCL立ち下がりエッジ→ UD[3:0], LD[3:0]ホールド時間 (AUX[03]ビット 2 = 0)

2

t

OSC

- 10 – 4

t

OSC

- 10 – ns

t

12

XSCL立ち下がりエッジ→ UD[3:0], LD[3:0]ホールド時間 (AUX[03]ビット 2 = 1)

t

OSC

- 10 – 2

t

OSC

- 10 – ns

t

13

LP立ち下がりエッジ→ XSCL立ち上がりエッジ (AUX[01]ビット 5 = 1)

5

t

OSC

- 5 – 5

t

OSC

- 5 – ns

S18A-A-011-01 1-27

EPSON

図 7-14 LCDインターフェイスタイミング - 4ビットシングルカラーパネル

•

t

OSC

= 1/f

OSC

= 入力 (ピクセル )クロック周期 • HT = (パネルの水平ピクセル数 ) ∗ t OSC • HNDP = t

OSC単位の水平非表示期間 (詳細は 9.3項 (57ページ )参照 )• **: 5V動作時の t 11 , 3.0Vまたは 3.3V動作時は t 11 = 0.5 t OSC - 24

表 7-13 LCDインターフェイスタイミング - 4ビットシングルカラーパネル

記号項　目 Min Typ Max 単位 t

1

LP周期 HT + HNDP - 10 – – ns

t

2

LP立ち下がりエッジ→ YDホールド時間 13 t OSC - 10 – – ns

t

3

LPパルス幅 5 t OSC - 5 – – ns

t

4

LP立ち下がりエッジ→ WF遅延時間 0 – 20 ns

t

5

LPセットアップ→ XSCL立ち下がりエッジ 19 t OSC - 5 – – ns

t

6

XSCL立ち下がりエッジ→ LP立ち下がりエッジ 20 t OSC - 5 – – ns

t

7

LP立ち下がりエッジ→ XSCL立ち下がりエッジ 14 t OSC - 5 – – ns

t

8

XSCL周期 t OSC - 5 – – ns

t

9

XSCL Highパルス幅 0.5 t OSC - 5 – – ns

t

10

XSCL Lowパルス幅 0.5 t OSC - 5 – – ns

t

11

UDセットアップ→ XSCL立ち下がりエッジ 0.5 t OSC - 10** – – ns

t

12

XSCL立ち下がりエッジ→ UDホールド時間 0.5 t OSC - 10 – – ns

t

13

LP立ち下がりエッジ→ XSCL立ち上がりエッジ 13.5 t OSC - 10 – – ns

YD

LP

WF

1 2 3 4

t4

t3

t2

t1

LP

XSCL

UD

t6 t13 t9

t7t5

t11 t12

t10 t8

1-28 S18A-A-011-01


図 7-15 LCDインターフェイスタイミング - 8ビットシングルカラーパネル形式 2 / 8ビットデュアルパネル

•

t

OSC

= 1/f

OSC

= 入力 (ピクセル )クロック周期 • HT = (パネルの水平ピクセル数 ) ∗ t OSC • HNDP = t

OSC単位の水平非表示期間 (詳細は 9.3項 (57ページ )参照 )• **: 5V動作時の t 11 , 3.0Vまたは 3.3V動作時は t 11 = 1.5 t OSC - 24

表 7-14 LCDインターフェイスタイミング - 8ビットシングルカラーパネル形式 2 / 8ビットデュアルパネル

記号項　目 Min Typ Max 単位 t

1

LP周期 (シングルパネルモード ) HT + HNDP - 10 – – ns

t

1

LP周期 (デュアルパネルモード ) 2(HT + HNDP) - 10 – – ns

t

2

LP立ち下がりエッジ→ YDホールド時間 13 t OSC - 10 – – ns

t

3

LPパルス幅 5 t OSC - 5 – – ns

t

4

LP立ち下がりエッジ→ WF遅延時間 0 – 20 ns

t

5

LPセットアップ→ XSCL立ち下がりエッジ 19.5 t OSC - 5 – – ns

t

6

XSCL立ち下がりエッジ→ LP立ち下がりエッジ (シングルパネルモード )

20

t

OSC

- 5 – – ns

t

6

XSCL立ち下がりエッジ→ LP立ち下がりエ�

SED1353 Technical Manual - KYOCERA Display · 2006. 11. 21. · Dot Matrix Graphics LCD Controller...

Documents

Transcript of SED1353 Technical Manual - KYOCERA Display · 2006. 11. 21. · Dot Matrix Graphics LCD Controller...