República Bolivariana de VenezuelaMinisterio del Poder Popular para la Defensa

Universidad Nacional Experimental Politécnica de las Fuerzas ArmadasNúcleo Maracay – Edo. Aragua

POST-LABORATORIO(Circuito contador con Flip-Flops)

Profesora: Ing. Rosanna Jaimes

Integrantes:Royer D. Balaguera P.

C.I: 24.930.316Juan A. Rodriguez

C.I:23.509.824ITD-501

Junio, 2014

Marco Teórico

El Flip-Flops JK

El "flip-flop" J-K, es el más versátil de los flip-flops básicos. Tiene el carácter de seguimiento de entrada del flip-flop D sincronizado, pero tiene dos entradas, denominadas tradicionalmente J y K. Si J y K son diferentes, la salida Q toma el valor de J durante la subida del siguiente pulso de sincronismo.

Si J y K son ambos low (bajo), entonces no se produce cambio alguno.

Si J y K son ambos high (alto), entonces en la siguiente subida de clock la salida cambiará de estado.

Puede realizar las funciones del flip-flop set/reset y tiene la ventaja de que no hay estados ambiguos. Puede actuar tambien como un flip-flop T para conseguir la acción de permutación en la salida, si se conectan entre sí las entradas J y K. Esta aplicación de permutar el estado, encuentra un uso extensivo en los contadores binarios.

A continuación se tiene una versión simplificada del versátil flip-flop J-K. Nótese que las salidas se retroalimentan para habilitar las puertas NAND. Esto es lo que le proporciona la acción de permutación cuando J=K=1.

-Circuito Integrado flip - flops (74LS76)

Pin 1: En la entrada de reloj 1.Pin 2: Es la entrada pre reset invertida 1.Pin 3: Es la entrada clear invertida 1.Pin 4: Entrada J del flip-flops 1.Pin 5: Alimentación del C.I.Pin 6: Entrada de reloj 2.Pin 7: Entrada del pre reset invertida 2.Pin 8: Entrada clear invertida 2.Pin 9: Entrada J del flip-flops 2.Pin 10: Salida Q invertida del flip-flops 2.Pin 11: Salida Q del flip-flops 2.Pin 12: Entrada K del flip-flops 1.Pin 13: Conexión a tierra del C.I.Pin 14: Salida Q invertida del flip-flops 1.Pin 15: Salida Q del flip-flops 1.Pin 16: Entrada K del flip-flops 1.

Diagrama lógico del circuito integrado 74LS76

Marco Experimental

Contador ascendente, descendente reversible automáticamente de 2 al 12.

Para el diseño de este circuito se realizaron los siguientes pasos:

1) Se definió el diagrama de estados que establece las transiciones de este circuito.

2) Del número de estados se obtienen la cantidad de flip-flops requeridos. Para

2n estados se necesitan n flip-flops.

3) En base al diagrama de estados se establecieron las tablas de la verdad que establecen el funcionamiento del circuito

4) Se obtuvieron las expresiones simplificadas de las funciones de entrada a los flip-flops.

5) Se armó el diagrama lógico del circuito para luego ser simulado.

-Diagrama de estados:

00100 00111100

0100

0101

0110

011110001001

1010

1011

11 estados por lo tanto se requerirán a principio de 4 flip-flops .

Se realizan dos arreglos en los cuales el primero es ascendente de 2 a 12 en binario, y el segundo arreglo es descendente de 12 a 2. Los dos arreglos están sincronizados con la misma señal de reloj.

- Tabla de la verdad para el contador ascendente:

Estado Presente Estado Siguiente Entradas Flip - Flops

D C B A D C B A JD KD JC KC JB KB JA KA

0 0 0 0 0 0 1 0 0 X 0 X 1 X 0 X

0 0 0 1 0 0 1 0 0 X 0 X 1 X X 1

0 0 1 0 0 0 1 1 0 X 0 X X 0 1 X

0 0 1 1 0 1 0 0 0 X 1 X X 1 X 1

0 1 0 0 0 1 0 1 0 X X 0 0 X 1 X

0 1 0 1 0 1 1 0 0 X X 0 1 X X 1

0 1 1 0 0 1 1 1 0 X X 0 X 0 1 X

0 1 1 1 1 0 0 0 1 X X 1 X 1 X 1

1 0 0 0 1 0 0 1 X 0 0 X 0 X 1 X

1 0 0 1 1 0 1 0 X 0 0 X 1 X X 1

1 0 1 0 1 0 1 1 X 0 0 X X 0 1 X

1 0 1 1 1 1 0 0 X 0 1 X X 1 X 1

1 1 0 0 0 0 1 0 X 1 X 1 1 X 0 X

1 1 0 1 0 0 1 0 X 1 X 1 1 X X 1

1 1 1 0 0 0 1 0 X 1 X 1 X 0 0 X

1 1 1 1 0 0 1 0 X 1 X 1 X 0 X 1

Donde D, C, B, A son los dígitos en binario que va del 0 al 15. Están ubicadas en dos columnas las cuales una representa el estado presente del número y la otra columna representa el estado siguiente al cual va a pasar dicho número binario que en este caso esta ordenado del 2 al 12 y luego regresa al 2 lo que quiere decir que el conteo viene dando de forma ascendente. Cada variable está asociada a un flip-flops por ende cada una de las variables posee dos entradas J y K las cuales sus respectivas columnas salen de la tabla de la verdad de un flip-flops JK asociando el digito binario que se encuentran en el estado presente y siguiente de una misma variable.

- Simplificación por el mapa de karnaught:

En este caso se utilizó min-términos en los mapas K

- Tabla de la verdad para el contador descendente:

Estado Presente Estado Siguiente Entradas Flip - Flops

D C B A D C B A JD KD JC KC JB KB JA KA

0 0 0 0 1 1 0 0 1 X 1 X 0 X 0 X

0 0 0 1 1 1 0 0 1 X 1 X 0 X X 1

0 0 1 0 1 1 0 0 1 X 1 X X 1 0 X

0 0 1 1 0 0 1 0 0 X 0 X X 0 X 1

0 1 0 0 0 0 1 1 0 X X 1 1 X 1 X

0 1 0 1 0 1 0 0 0 X X 0 0 X X 1

0 1 1 0 0 1 0 1 0 X X 0 X 1 1 X

0 1 1 1 0 1 1 0 0 X X 0 X 0 X 1

1 0 0 0 0 1 1 1 X 1 1 X 1 X 1 X

1 0 0 1 1 0 0 0 X 0 0 X 0 X X 1

1 0 1 0 1 0 0 1 X 0 0 X X 1 1 X

1 0 1 1 1 0 1 0 X 0 0 X X 0 X 1

1 1 0 0 1 0 1 1 X 0 X 1 1 X 1 X

1 1 0 1 1 1 0 0 X 0 X 0 0 X X 1

1 1 1 0 1 1 0 0 X 0 X 0 X 1 0 X

1 1 1 1 1 1 0 0 X 0 X 0 X 1 X 1

Al igual que la tabla de la verdad del contador ascendente, el contador descendente esta ordenado del 0-15 en el estado presente pero en el estado siguiente viéndolo de abajo hacia arriba esta ordenado del 12 al 2 y luego regresa nuevamente al 12 lo que quiere decir que el conteo es de forma descendente.

-Simplificación por el mapa de karnaught:

Se utilizó min-términos en el mapa K con el fin de facilitar la simplificación.

- Variable de control (X) :

Con el uso de un flip – flop de control el cual detecta (a través de un arreglo de compuertas), cuando ocurre el mínimo número del conteo y el máximo. Para el primer caso habilita el arreglo para el contador ascendente y en el caso de llegar al máximo número del conteo habilita el arreglo del contador ascendente con lo cual se logra que el contador sea ascendente/descendente automático.

Esto se logra conectando la salida del arreglo detector de máximo y mínimo a la entrada de la señal de reloj del flip – flop de control, con las entradas j y k del flip – flop en 1 lógico (conmuta). Al hacer esto como el flip – flop arranca en 0 habilita el arreglo ascendente y al llegar al máximo como está conmutando su salida cambia a 1 habilitando el arreglo descendente y así sucesivamente.

Esto se va repitiendo cada vez que el arreglo detector se active para el máximo y el mínimo numero del conteo, con lo cual se logra que contador sea ascendente/descendente automáticamente.

Tabla de la verdad para el detector de máximos y mínimos:

D C B A X0 0 0 0 0

0 0 0 1 00 0 1 0 10 0 1 1 00 1 0 0 00 1 0 1 00 1 1 0 00 1 1 1 01 0 0 0 01 0 0 1 01 0 1 0 01 0 1 1 01 1 0 0 01 1 0 1 11 1 1 0 01 1 1 1 0

Esta tabla de la verdad representa un detector de máximos y mínimos donde en cada uno en estos casos se activa enviando un 1 lógico a la entrada del flip-flops de control solo en los máximo y mínimos que en este caso se tiene el 2 como mínimo y el 12 como máximo. Utilizando min-termino en el mapa k se obtiene:

- Arreglos de compuertas

1er arreglo:

Para las entradas Jd y Kd.

2do arreglo:

Para las entradas Jc y Kc.

3er arreglo:

Para las entradas Jb y Kb.

4to arreglo:

Para las entradas Ja y Ka.

5to arreglo:

Detector de máximos y mínimos.

6to

arreglo:

Flip-flops de las variables D, C, B, A.

-Simulación (multisim):