Common Electrode on Color-Filter

Cs Electrode (Independent)

Data Bus-Line

Gate Bus-Line

TFT

Pixel Electrode (ITO)

Storage Capacitor

1

Design of Cs (Independent Cs)

Common Electrode on Color-Filter Data Bus-Line

Gate Bus-Line & Cs Electrode

TFT

Pixel Electrode (ITO)

Storage Capacitor

2

Design of Cs (Cs on Gate line)

(4) Cs Electrode

Pixel Electrode

(ITO)

(1)TFT

(3)Data Bus-line

(2) Gate Bus-line

BM Overlap

Color-Filter

Substrate

TFT-Array

Substrate (3) Data Bus-Line

(5) Black Matrix

Aperture

Align Margin

Panel Aperture Ratio

3

Panel Aperture Ratio의 의미

Aperture Ratio in LCD Panel;

Unit Cell 에서 backlight이 통과되어 나오는 부분의 면적비

Aperture Ratio in OLED Panel;

Unit Cell 에서 Light emitting area가 차지하는 면적비

개구율이 높을수록 휘도향상 동일 휘도에서 시인성이 개선되고 소비전력이 감소

4

TFT Design Overview

5

• Application

– NPC, MNT, TV, DID, Mobile

– FHD, HD, UD, QUD

• Resolution & Diagonal Size

– 1366x768(HD), 1920x1080(FHD) etc

– PA 및 액정 모드 결정;, 유기막 or 비유기막, PVA or TN

– Panel Size 결정; TFT,CF Cutting, Seal폭

– Driver IC ( MB3 ~ MB7, A-COG)

• Production Line

– Glass 효율 극대화 고려

– 재료비 및 생산성 고려

Panel 설계전 검토사항

6

Pixel Layout Pixel Layout

RC / TFT Parameter RC / TFT Parameter

RC Simulation RC Simulation

Circuit Simulation Circuit Simulation

회로도 작성 회로도 작성

Spice Simulation Spice Simulation

결과 확인 결과 확인

Model Parameter Model Parameter

외곽부 설계 (Shot,Key) 외곽부 설계 (Shot,Key)

업체 발주 준비 업체 발주 준비

수지판 설계 수지판 설계

설계 프로세스 설계 프로세스

수정

LC Simulation LC Simulation

TFT/RC Data 측정 TFT/RC Data 측정

LVS LVS

Device Simulation Device Simulation

ASG Layout ASG Layout

Exposure Simulation Exposure Simulation

Design Rule Check Design Rule Check

Mask Tooling Mask Tooling

TFT-LCD 설계 Process Flow

7

Dot = R, G, B Pixel

Sub Pixel

PPI(Pixel Per Inch) = 25.4mm/ Pixel Pitch(mm) Ex) 170 SXGA = 25.4mm/ 0.264mm = 96.2ppi

R G B

표시규격 화소수 (Dot)

화면의 종횡비 H V 만 화소

PC 용도

VGA 640 480 31 4 : 3

SVGA 800 600 48 4 : 3

XGA 1,024 768 79 4 : 3

SXGA 1,280 1,024 131 5 : 4

SXGA+ 1,400 1,050 147 4 : 3

UXGA 1,600 1,200 192 4 : 3

QXGA 2,048 1,536 315 4 : 3

QSXGA 2,560 2,048 524 5 : 4

QUXGA 3,200 2,400 768 4 : 3

PC 용도 Wide 화면

W-VGA 800 480 38 16 : 9.6

W-XGA 1,280 768 98 16 : 9.6

W-UXGA 1,920 1,200 230 16 : 10

W-QUXGA 3,840 2,400 922 16 : 10

TV 용도

480i/480p 720 480 35 4 : 3

720p 1,280

1,366

720

768

92

105

16 : 9

16 : 9

1080i/1080p 1,920 1,080 207 16 : 9

Mobile Phone 용도

QCIF 176 144 2.5 11 : 9

QCIF+ 220 176 3.9 5 : 4

QVGA 320 240 7.7 4 : 3

Panel 해상도

8

LC Analysis

Pixel Layout

CDP1

CDC1

Vcom

CLC CST

CGP1 CGS

+ CDS1

Cgd

Cds

Cgs

Storage

RGI1 RGO1

RDI1

RDO1

TFT

CDP2

Common

CDC2+ CDS2

RDI2

RDO2CGP2CGC2+ CGS2

CGI

DOn+1

GIn

GOn+1

DOn

Pixel

RGI2 RGO2

CGD11 CGD21

CGD12 CGD22

CDO

CGO

GOn

Data

Gate

CDP1

CDC1

Vcom

CLC CST

CGP1 CGS

+ CDS1

Cgd

Cds

Cgs

Storage

RGI1 RGO1

RDI1

RDO1

TFT

CDP2

Common

CDC2+ CDS2

RDI2

RDO2CGP2CGC2+ CGS2

CGI

DOn+1

GIn

GOn+1

DOn

Pixel

RGI2 RGO2

CGD11 CGD21

CGD12 CGD22

CDO

CGO

GOn

Data

Gate

Circuit Analysis

Da ta

Pixel

Ga te

Vcom

충전율 계산 Point

Lithography

Process Simulation Optics Analysis Image Simulation

Pixel 설계 Process Flow

9

액정 Mode에 따른 화소 Layout

TN mode PVA mode SVA mode

10

Gate IC Fan-out

TEG

Rubbing 방향

MB연결부 Data IC Fan-out Cutting key

검사용 Pad

OS Pad

TFT cut

CF cut

Panel 주변부 설계

11

Glass Frame Mask Frame Panel Frame

Fanout 등저항 설계

DRC/LVS Key Check

Panel 설계 Process Flow

12

Simulator 종류

종류 2-D 3-D

장점 속도 매우 빠름 실제 구조를 정확히 반영함

단점 단면 구조에 한정됨 속도 상당히 느림

예시

Gate com line Gate SiNx

TFT Glass

Data line

TFT ITO

액정 Simulation

13

+5V만 인가

-5V만 인가

실측 vs 시뮬레이션 비교

실제 Texture와 일치되는 예측 결과

Texture가 발생되는 원인을 밝힐 수 있음

Texture가 발생되지 않도록 Pixel 설계!

액정 Simulation

14

Transfer Characteristics

Output Characteristics

TFT Model Parameter

-20 -10 0 10 2010

-13

10-12

10-11

10-10

10-9

10-8

10-7

10-6

10-5

10-4

10-3

0

10

20

30

40

50

60

70

80

90Scattered Sybols : Measured

Lines : Simulated

VDS

= 5-15V, 5V step

I DS (

A)

VGS

(V)

I DS (

A)

0 2 4 6 8 10 12 14 16 18 200

5

10

15

20

25

30

35

40

45 Measured

Simulated

VGS

= 0-15V, 3V step

I DS (

A)

VDS

(V)

Main Sweep : Vgs

Main Sweep : Vds

15

Gate

Data

Pixel

1. RC 회로작성 2. RC값 및 TFT model 설정 3. 전압 인가 조건 설정 4. 시뮬레이션 실시 5. 결과 분석 (충전율)

Spice Circuit Simulation

16

1. Simulation을 통해 Device (TFT)를 형성

2. DOS (Density of State) 등 Simulation parameter 입력

3. Device의 전기적 특성 예측

4. 실측치와 동일한 특성이 나오는 Simulation parameter 도출

5. 전기적 특성의 mechanism 규명

6. 최적 device를 설계하는데 활용

Device Simulation

18