ARCES -Advanced Research Centre on Electronic Systems University of Bologna - Italy Tuesday, 2 nd...

ARCES -Advanced Research Centre on Electronic Systems

University of Bologna - Italy

Tuesday, 2nd March 2004

Design, Fabrication and Characterisation of RF-MEMS

Roberto Gaddi

Email: [email protected]

ARCES - University of Bologna

Summary

Introduzione alle strutture MEMS Tecniche di fabbricazione Packaging issues Integrazione MEMS-CMOS Caratterizzazione micromeccanica

Applicazioni MEMS per sistemi wireless Esempi di componenti in tecnologia MEMS Impatto a livello architetturale

Simulazione circuitale comportamentale di MEMS Design a domini misti


Definizione di MEMS o MST

MST = MicroSystems Technology (acronimo ‘Europeo’) MEMS = MicroElectroMechanical System (USA) Un MicroSystem è definibile come sistema

miniaturizzato comprendente più di una tra le funzioni di sensore, elaborazione e attuazione.

Tipicamente comprendono il dominio fisico meccanico unito a uno o più tra i seguenti : elettrico, ottico, chimico, biologico, magnetico, …

Approccio di integrazione su singolo chip o su ibridi multichip, secondo la compatibilità tecnologica

Utilizzo di materiali cristallinimateriali cristallini (Silicio, quarzo, vetro, semiconduttori composti quali GaAs, SiC, …), tecnologie a film sottili e litografia sub-micrometrica.


Stato attuale

Primi esempi risalgono agli anni ’60, propriamente argomento di ricerca dai primi ‘80 (MIT, Stanford, Berkeley): disciplina giovane

Grandi aziende hanno di recente introdotto i primi prodotti (Analog Devices, Agilent, Motorola, Texas Instruments, ST Microelectronics)

Technology drivers: ink jet printer heads, magnetic R-W heads, automotive technology, biotechnology and biomedical, wireless and optical telecommunications (RFMEMS, MOEMS)

Example apps: pressure sensors, car airbags’ accelerometer, stabilisers for cars and cameras, filters, switches, micromirrors for projectors and displays, ink and fuel injection, disk drivers, microfluidics, lab-on-chip…


Metodi attuali di fabbricazione

Diversi approcci alla fabbricazione di MEMS, basati sulla applicazione di processi di fabbricazione per la microelettronica alla creazione di elementi meccanici

Tre metodologie principali:1. Bulk micromachining: rimozione di parti del

substrato semiconduttore per la creazione di strutture a più gradi di libertà meccanici

2. Surface micromachining: strati di materiale superficiale vengono depositati, definiti tramite litografia e rimossi senza intaccare il materiale di substrato

3. LIGA: processo ideato ad-hoc per la creazione di strutture MEMS ad alto fattore di forma


Bulk micromachining

Piani cristallini direzionano l’attacco chimico Possibili strutture: travi (cantilever), membrane, masse

sospese (seismic masses), cavità, trincee, ugelli…

Tipicamente si utilizza un attacco chimico umido con alta selettività rispetto al materiale della microstruttura


Alternative di bulk micromachining

Attacco dalla superficie frontale (“frontside”): Litografia con

allineamento su singola faccia

Non possibili fori passanti o membrane estese

Attacco dal retro del chip (“backside”): Litografia con

allineamento su doppia faccia

Possibili membrane


Surface micromachining

Il materiale strutturale viene depositato sulla superficie del substrato e processato con passi di litografia e di attacco selettivo

Non viene intaccato il materiale di substrato (bulk) Il rilascio della struttura (ottenimento di gradi di libertà

meccanici) avviene tramite attacco chimico selettivo di uno o più strati di materiale detti “sacrificali”

Attacchi utilizzati possono essere sia chimico umido, per strati sottili, scarsa direzionalità e buona selettività (etching sacrificale), sia anisotropi al plasma o tipo Reactive Ion Etching (RIE) per pareti verticali ed alti fattori di forma delle cavità


Surface micromachining

Esempio di successione di passi di fabbricazione: doppio strato conduttivo di substrato e singolo strato sospeso

1. Substrato in Silicio con ossido di campo superficiale2. Layer conduttivo in Poly-Silicio + litografia3. Dielettrico con definizione via’s di contatto4. Metal (TiN-Al) + litografia5. Dielettrico a bassa temperatura con definizione di via’s6. Strato sacrificale (resist) + evap. Oro + litografia7. Attacco selettivo sacrificale e rilascio struttura


Process inspection (at ITC-irst labs)

Released devices show no major fabrication issues, e.g. stress gradient deformations or partial releases


Series ohmic switch, interdigitated

On an unusable device the plate was removed to observe underlying pads

Coventor simulations of pullin give coherent results assuming the spacer flows between fingers, reducing effective electrodes-bridge distance


Optical profilometer measurements

The gold membrane profile can be monitored

The removal of the bridge shows the electrodes’ topology


Materiali e processi: da IC a MEMS

Sia i materiali che i processi presentano una estensione rispetto a quanto proveniente dalla microelettronica standard, motivata dallo sviluppo di MEMS

Materiali: 1) dalla microelettronica: Silicon, SiO2, Si3N4, SiC, diamond, metals, alloys … 2) sviluppati per MEMS: plastics, glass, ceramics, shape-memory alloys, magnetic materials, piezoelectric materials (ZnO, Lead Zirconium Titanate PZT), …

Processi: 1) per IC: lithography, deposition (CVD, LPCVD), evaporation, ion implantation, wet (HF) and dry (plasma) etching … 2) sviluppati per MEMS: Deep Reactive Ion Etching (DRIE), Laser induced deposition/etching, electro-plating/etching, ultrasonic milling, electric discharge milling, molding, embossing…


Processi di fabbricazione: LIGA

LIGA: RoentgenLIthography Galvanic Abformung Tecnica avanzata ideata “ad hoc” per strutture ad alto

fattore di forma Si crea uno “stampo” in materiale resist (plexiglass) sul

quale si deposita il materiale strutturale Dopo la rimozione del resist resta la struttura sospesa Il fattore di forma non dipende da processi di attacco al

materiale strutturale La definizione del resist è ottenuta tramite esposizione a

raggi X ad alta energia Necessita di un investimento considerevole non essendo

un processo microelettronico “standard”


Processo di fabbricazione LIGA


Esempio di struttura LIGA

Ottenimento di alti fattori di forma e pareti ripide


Il problema del packaging

Strutture MEMS pongono tipicamente problemi di packaging differenti dagli standard microelettronici: protezione di parti meccaniche in movimento, sostanze chimiche, atmosfera controllata come umidità e pressione (risonatori, switch, …), interfaccia con l’esterno (sensori di pressione, fluidica, BioMEMS, …)

L’integrazione tra MEMS ed elettronica pone inoltre vincoli di miniaturizzazione e condizionamento del segnale

NOTA: dal 30% al 95% del costo totale di fabbricazione! Hermetic sealing: prevenire in modo definitivo l’ingresso di

umidità ed altri contaminanti all’interno della cavità; in pratica non esiste, molecole di gas entrano per diffusione..

Vacuum sealing spesso richiesto


Materiali per incapsulamento ermetico

Materiali di package: 1) microelettronica a basso costo utilizza materie plastiche; 2) vetro, ceramica e metalli hanno permeabilità all’umidità inferiore di ordini di grandezza rispetto alle materie plastiche

Materiali per saldatura: Vetrosi: vetro-metallo oppure vetro-ceramica;

chimicamente inerte, non ossidabile, isolante elettricamente, buone proprietà termiche; scarsa robustezza meccanica e alle fratture; soft-bonding utilizza vetri al piombo-zinco-borato (<420°C)

Leghe metalliche: piombo-stagno con aggiunte di indio e argento per migliorare resistenza meccanica


MEMS post-packaging

Sealing ottenuto direttamente sul wafer, prima del dicing: minimizzare i rischi di contaminazione ed inclusione di corpi estranei in cavità

Integrated MEMS encapsulation: processo superficiale per creare una capsula su ciascuna microstruttura sul wafer


MEMS post-packaging by global heating

PSG (phosphorous-doped glass) depositato (thick and thin) e definito tramite wet etching (buffered HF); low stress silicon nitride microshell, con plasma etched holes; concentrated HF etching of PSG; CO2 drying; LPCVD low stress nitride deposition for sealing


MEMS post-packaging by localized heating

Avoid heating of the whole wafer by means of integrated microheaters


Wafer-bonding

Incapsulamento ottenuto tramite adesione di due wafer interi tramite preparazione opportuna delle superfici

Elemento necessario polishing superficiale Anodic bonding : temperature medie (<450°C),

altamente sensibile alla rugosità superficiale, ermetico, altissimi campi elettrici (proteggere circuiteria CMOS)

O-O- O-

O-O-O-O-O-

O-O-O- O-O-O-

O-O-O-O-O-O-

glass

silicon

Campo elettrico spinge ioni ossigeno alla superficie di interfaccia, dove ossidano il Silicio “incollando” i due materiali


Integrazione MEMS-CMOS

1. System-on-package: diversi substrati per microsistemi ed elettronica, combinati in fase di assemblaggio tramite chip-bonding o flip-chip

2. System-on-chip: stesso substrato per elettronica e MEMS, con problemi di compatibilità di processi Pre-CMOS: fabbricazione MEMS precede la

microelettronica (problemi di contaminazioni?) Post-CMOS: MEMS tramite post-processing del

wafer CMOS compiuto (compatibilità termica metallizzazioni?)

Processo unificato: sviluppo di un processo ad-hoc comprendente sia microelettronica che MEMS (application specific, poco conveniente…)


Esempio di processo Post-CMOS maskless


Esempio di pre-CMOS fabrication


Esempio di system on chip

Oscillatore integrato basato su risonatore MEMS


Esempio di system-on-package

Soluzione necessaria dove i processi microelettronico e MEMS non sono compatibili

Flip-chip sostituisce il bonding per migliorare miniaturizzazione, ridurre parassiti (applicazioni RF)


Caratterizzazione meccanica dei materiali

I processi di microelettronica tipicamente non si preoccupano della caratterizzazione meccanica “macroscopica” dei materiali utilizzati, bensì solo di quella “microscopica” (conformazione cristrallina, presenza di fratture o difetti, …)

Occorre affinare processi di caratterizzazione di grandezze meccaniche quali modulo di Young (E, elasticità), coefficiente di Poisson (), stress residui interni (tensionale o compressivo?), densità, fratture…

Inoltre la dipendenza di questi parametri va studiata rispetto umidità, temperatura, invecchiamento, …

AFFIDABILITA’…


Strutture di caratterizzazione

Caratterizzazione preliminare: la tecnologia viene studiata preventivamente per ottenere i valori di parametri necessari per il progetto

Monitoraggio del processo: si inseriscono all’interno del layout di design strutture opportunamente studiate per verificare alcune delle quantità specifiche dei film sottili (stress residui, spessori, deviazioni litografiche…)

Beam stubs Parametric Monitors:

strutture progettate esclusivamente a scopo di test e non parte di una funzione pre-esistente di sistema


Caratteristiche di elasticità (E + )

Strutture elementari tipo cantilever o film sottili, di cui si studiano le deformazioni o le frequenze naturali di vibrazione

MML

Eba

P

03714.03

3

0

yI

FLE

3

3


Stress residui interni al materiale ()

Fondamentali per la predizione del comportamento elastico statico e dinamico di strutture a più gradi di libertà; sono compressivi o tensili

Derivano dai processi di deposizione dei film sottili di materiale, comparendo spesso con gradienti verticali

Stress compressivi sono tipicamente inaccettabili a causa di deformazioni di strutture a due o più vincoli

Waferbow: piegamento del wafer (poco accurato)

fr RRt

Et 11

16 0

2



Piegamento di ponticelli ancorati (stress compressivo)

Strutture ad-hoc di caratterizzazione (Guckel-rings, gauges) per stress sia compressivo che tensionale

2

22

3L

Ehb

2

22

12 RRg

Ehb



Strutture “ad ago” con effetto leva per amplificare la deformazione

No stressStress TensileStress Compressivo

ARCES -Advanced Research Centre on Electronic Systems University of Bologna - Italy Tuesday, 2 nd...

Documents

Transcript of ARCES -Advanced Research Centre on Electronic Systems University of Bologna - Italy Tuesday, 2 nd...