ΑΣΠΑΙΤΕ Εργαστήριο Ψηφιακών Συστημάτων & Μικροϋπολογιστών Εργαστηριακές Ασκήσεις για το μάθημα «Λογική Σχεδίαση»

1

ΑΣΚΗΣΗ 8

ΠΟΛΥΠΛΕΚΤΕΣ ( MULTIPLEXERS - MUX) ΑΠΟΠΛΕΚΤΕΣ (DEMULTIPLEXERS - DEMUX)

8.1. ΣΚΟΠΟΣ

Η κατανόηση της λειτουργίας των πολυπλεκτών και αποπλεκτών και της χρήσης αυτών των ολοκληρωμένων κυκλωμάτων (Ο.Κ.) για την υλοποίηση συνδυαστικών λογικών

κυκλωμάτων.

8.2. ΘΕΩΡΗΤΙΚΟ ΜΕΡΟΣ

8.2.1 ΠΟΛΥΠΛΕΚΤΕΣ

Ο Πολυπλέκτης (Multiplexer - MUX) 2n εισόδων (2nx1) είναι ένα συνδυαστικό κύκλω-μα που έχει n γραμμές επιλογής (ελέγχου) και μία μοναδική γραμμή εξόδου. Το κύ-

κλωμα επιλέγει δυαδικές πληροφορίες από 2n γραμμές εισόδου, ανάλογα με τις τιμές των n γραμμών επιλογής και τις κατευθύνει στην γραμμή εξόδου. Ο συμβολισμός 2nx1

σημαίνει ότι ο πολυπλέκτης έχει 2n εισόδους και μία έξοδο.

Σχήμα 1. Πολυπλέκτης 2nx1.

Πολύπλεξη (Multiplexing) είναι η επιλογή μίας γραμμής εισόδου δεδομένων από πολ-

λές. Αυτή την λειτουργία την υλοποιούμε με τους πολυπλέκτες που για αυτό το λόγο ονομάζονται και επιλογείς δεδομένων (data selectors).

Η κύρια εφαρμογή του Πολυπλέκτη είναι η επιλογή μίας από τις πολλές πληροφορίες που εφαρμόζονται στις εισόδους του και η μεταφορά της στην έξοδό του, όπως φαίνε-

ται στο παρακάτω Σχήμα 2.

ΑΣΠΑΙΤΕ Εργαστήριο Ψηφιακών Συστημάτων & Μικροϋπολογιστών Εργαστηριακές Ασκήσεις για το μάθημα «Λογική Σχεδίαση»

2

Σχήμα 2. Τυπική εφαρμογή Πολυπλέκτη 22x1.

8.2.2 Ο ΠΟΛΥΠΛΕΚΤΗΣ 8x1

Ο Πολυπλέκτης 8 εισόδων (MUX 8x1) έχει οκτώ εισόδους I0 έως I7, τρείς γραμμές επι-λογής S0,S1,S2 και μία έξοδο Z, όπως φαίνεται στο Σχήμα 2, το οποίο είναι το ολο-

κληρωμένο 74151 που έχει επί πλέον είσοδο E και έξοδο Z , οι οποίες θα εξηγηθούν

παρακάτω.

Σχήμα 3. Λογικό Κύκλωμα του Πολυπλέκτη 8 εισόδων (MUX 8x1).

ΑΣΠΑΙΤΕ Εργαστήριο Ψηφιακών Συστημάτων & Μικροϋπολογιστών Εργαστηριακές Ασκήσεις για το μάθημα «Λογική Σχεδίαση»

3

Πίνακας Αληθείας και Λογικές Εξισώσεις του Πολυπλέκτη 8x1

Πίνακας Αληθείας του MUX 8x1

Λογικές Εξισώσεις του MUX 8x1

S2 S1 S0 Z

0 0 0 I0

0 0 1 I1

0 1 0 I2

0 1 1 I3

1 0 0 I4

1 0 1 I5

1 1 0 I6

1 1 1 I7

Z=I0 * 2S * 1S * 0S +

I1 * 2S * 1S * 0S +

I2 * 2S * 1S * 0S +

I3 * 2S * 1S * 0S +

I4 * 2S * 1S * 0S +

I5 * 2S * 1S * 0S +

I6 * 2S * 1S * 0S +

I7 * 2S * 1S * 0S

Πίνακας Karnaugh του MUX 8x1

1S *

2S

1S *

2S

1S *

2S

1S *

2S

0S I0 I1 I3 I2

0S I4 I5 I7 I6

8.2.3 ΤΟ ΟΛΟΚΛΗΡΩΜΕΝΟ 74151

Το ολοκληρωμένο κύκλωμα 74151 είναι ένας Πολυπλέκτης 8x1 και έχει οκτώ εισόδους (I0, I1, I2, I3, I4, I5, I6 και I7), τρεις γραμμές επιλογής (S0, S1 και S2) και μία έξοδο

Z καθώς και την συμπληρωματική έξοδο Z . Η λειτουργία του ολοκληρωμένου κυκλώ-

ματος 74151 ως Πολυπλέκτη ελέγχεται από την είσοδο ενεργοποίησης E (pin 7):

- όταν E=”0” τότε ανάλογα με τις τιμές των γραμμών επιλογής S0, S1 και S2, μία από τις εισόδους I0, I1, I2, I3, I4, I5, I6 και I7 μεταβιβάζεται στην έξοδο Z, δη-

λαδή το ολοκληρωμένο κύκλωμα 74151 λειτουργεί ως Πολυπλέκτης

- όταν E=”1” τότε ο Πολυπλέκτης είναι απενεργοποιημένος, όπως φαίνεται από

τον Πίνακα Αληθείας του ολοκληρωμένου κυκλώματος.

ΑΣΠΑΙΤΕ Εργαστήριο Ψηφιακών Συστημάτων & Μικροϋπολογιστών Εργαστηριακές Ασκήσεις για το μάθημα «Λογική Σχεδίαση»

4

Λογικό Σύμβολο και Πίνακας Αληθείας του Ο.Κ. 74151 (Πολυπλέκτης 8x1)

ΛΟΓΙΚΟ ΣΥΜΒΟΛΟ ΠΙΝΑΚΑΣ ΑΛΗΘΕΙΑΣ

Πίνακας Αληθείας του ολοκληρωμένου κυκλώματος 74151 (Στην έξοδο Ζ μεταφέρεται η είσοδος

που επιλέγεται από τις γραμμές επιλογής)

E S2 S1 S0 Z

1 X X X 0

0 0 0 0 I0

0 0 0 1 I1

0 0 1 0 I2

0 0 1 1 I3

0 1 0 0 I4

0 1 0 1 I5

0 1 1 0 I6

0 1 1 1 I7

8.2.4 ΕΦΑΡΜΟΓΕΣ ΠΟΛΥΠΛΕΚΤΩΝ

Μία βασική εφαρμογή των Πολυπλεκτών είναι η χρήση τους στην υλοποίηση λογικών συναρτήσεων και συνδυαστικών κυκλωμάτων. Κάθε λογική συνάρτηση n μεταβλητών μπορεί να υλοποιηθεί με ένα Πολυπλέκτη 2n ει-

σόδων. Οι μεταβλητές της λογικής συνάρτησης αποτελούν τις γραμμές επιλογής του Πολυπλέ-

κτη. Οι είσοδοι του Πολυπλέκτη επιλέγονται κατάλληλα από τον Πίνακα Αληθείας της λογι-κής συνάρτησης: κάθε είσοδος του Πολυπλέκτη είναι "0" ή "1", έτσι ώστε να ικανοποι-

είται ο Πίνακας Αληθείας της λογικής συνάρτησης. Η έξοδος του Πολυπλέκτη είναι η λογική συνάρτηση που θέλουμε να υλοποιήσουμε.

ΑΣΠΑΙΤΕ Εργαστήριο Ψηφιακών Συστημάτων & Μικροϋπολογιστών Εργαστηριακές Ασκήσεις για το μάθημα «Λογική Σχεδίαση»

5

8.2.5 ΠΑΡΑΔΕΙΓΜΑ ΥΛΟΠΟΙΗΣΗΣ ΣΥΝΔΥΑΣΤΙΚΟΥ ΚΥΚΛΩΜΑΤΟΣ (3 ΕΙΣΟΔΩΝ) ΜΕ ΠΟΛΥΠΛΕΚΤΕΣ (8Χ1)

Δίνεται η παρακάτω λογική συνάρτηση Y τριών μεταβλητών A, B και C:

Y(A,B,C)=A B C+A B C+ A B C

Πίνακας Αληθείας της συνάρτησης

Y(A,B,C)=A B C+A B C+ A B C

A B C Y

0 0 0 1

0 0 1 0

0 1 0 0

0 1 1 1

1 0 0 0

1 0 1 0

1 1 0

1 1 1 1

Το πλήθος των μεταβλητών της λογικής συνάρτησης εί-ναι: n=3. Επομένως, η συνάρτηση μπορεί να υλοποιηθεί

χρησιμοποιώντας έναν Πολυπλέκτη 8 εισόδων(23x1), ό-πως φαίνεται στο Σχήμα 3. Οι μεταβλητές A, B και C χρη-

σιμοποιούνται ως οι τρεις γραμμές επιλογής του Πολυπλέ-κτη. Οι οκτώ είσοδοι I0, I1, I2, I3, I4, I5, I6 και I7 του Πολυπλέκτη επιλέγονται κατάλληλα από τον Πίνακα Αλη-

θείας της λογικής συνάρτησης: κάθε είσοδος του Πολυ-πλέκτη είναι "0" ή "1", έτσι ώστε να ικανοποιείται ο Πίνα-

κας Αληθείας της λογικής συνάρτησης

Σχήμα 4. Υλοποίηση της λογικής συνάρτησης Y(A,B,C)=A B C+A B C+ A B C

με Πολυπλέκτη 8 εισόδων

Στη θέση του παραπάνω MUX μπορεί να χρησιμοποιηθεί το ολοκληρωμένο κύκλωμα

74151.

ΑΣΠΑΙΤΕ Εργαστήριο Ψηφιακών Συστημάτων & Μικροϋπολογιστών Εργαστηριακές Ασκήσεις για το μάθημα «Λογική Σχεδίαση»

6

8.2.6 ΠΑΡΑΔΕΙΓΜΑ ΥΛΟΠΟΙΗΣΗΣ ΣΥΝΔΥΑΣΤΙΚΟΥ ΚΥΚΛΩΜΑΤΟΣ (4 ΕΙΣΟΔΩΝ ) ΜΕ ΠΟΛΥΠΛΕΚΤΕΣ (8Χ1)

Έστω ότι θέλω να υλοποιήσω ένα κύκλωμα το οποίο να λειτουργεί σύμφωνα με τον παρακάτω πίνακα αληθείας

Πίνακας Αληθείας Συνάρτησης Ζ τεσσάρων μεταβλητών (εισόδων)

Δημιουργώ μια ακόμη στήλη στον Πίνακα Αληθείας όπως η παρακάτω

S3 S2 S1 S0 Z

0 0 0 0 1

0 0 0 1 0

0 0 1 0 0

0 0 1 1 1

0 1 0 0 1

0 1 0 1 1

0 1 1 0 0

0 1 1 1 1

1 0 0 0 1

1 0 0 1 1

1 0 1 0 0

1 0 1 1 0

1 1 0 0 1

1 1 0 0

1 1 1 0 1

1 1 1 1 0

I0

I1

I2

I3

I4

I5

I6

I7

I0

I1

I2

I3

I4

I5

I6

I7

Κατασκευάζω τον παρακάτω βοηθητικό πίνακα για τη συνδεσμολογία των εισόδων του

πολυπλέκτη.

Βοηθητικός Πίνακας συνδεσμολογίας εισόδων Πολυπλέκτη

0S

1S

2S

0S

1S

2S

0S 1S

2S

0S

1S

2S

0S

1S

2S

0S

1S

2S

0S

1S

2S

0S

1S

2S

I0 I1 I2 I3 I4 I5 I6 I7

3S 1 0 0 1 1 1 0 1

S3 1 1 0 0 1 0 1 0

1 S3 0 3S 1 3S S3 3S

ΑΣΠΑΙΤΕ Εργαστήριο Ψηφιακών Συστημάτων & Μικροϋπολογιστών Εργαστηριακές Ασκήσεις για το μάθημα «Λογική Σχεδίαση»

7

Λογική Εξίσωση της Συνάρτησης Ζ

Z= 3S *(1 * 2S * 1S * 0S +

0* 2S * 1S * 0S +

0* 2S * 1S * 0S +

1* 2S * 1S * 0S +

1* 2S * 1S * 0S +

1* 2S * 1S * 0S +

0* 2S * 1S * 0S +

1* 2S * 1S * 0S ) +

+S3*(1* 2S * 1S * 0S +

1* 2S * 1S * 0S +

0* 2S * 1S * 0S +

0* 2S * 1S * 0S +

1* 2S * 1S * 0S +

0* 2S * 1S * 0S +

1* 2S * 1S * 0S +

0* 2S * 1S * 0S )

ΛΥΣΗ Α ( Με ένα ολοκληρωμένο MUX)

Σχήμα 5. Υλοποίηση της λογικής συνάρτησης Ζ με το Ο.Κ. 74151

ΑΣΠΑΙΤΕ Εργαστήριο Ψηφιακών Συστημάτων & Μικροϋπολογιστών Εργαστηριακές Ασκήσεις για το μάθημα «Λογική Σχεδίαση»

8

ΛΥΣΗ Β ( Με δύο ολοκληρωμένα MUX)

Σχήμα 6. Υλοποίηση της λογικής συνάρτησης Ζ με δύο MUX 8x1 και πύλη OR.

Τα Υ1 και Υ2 τα τροφοδοτώ σε μία πύλη OR και έχω την συνάρτηση Ζ. Η λύση Β δεν είναι η βέλτιστη και εδώ χρησιμοποιείται για να δείξουμε ότι σε αυτή την

περίπτωση των 4 μεταβλητών εισόδου ή θα πρέπει να χρησιμοποιηθεί ένας MUX 16X1 η δύο MUX 8X1 ή το τέχνασμα της λύσης Α.

8.2.7 ΑΠΟΠΛΕΚΤΕΣ (DEMULTIPLEXER-DEMUX)

Ο Αποπλέκτης (Demultiplexer - DEMUX) 1x2n είναι ένα συνδυαστικό κύκλωμα που έχει μία είσοδο, n γραμμές επιλογής και 2n γραμμές εξόδου. Το κύκλωμα δέχεται πλη-

ροφορίες από την γραμμή εισόδου και τις μεταβιβάζει σε μία από τις 2n γραμμές εξό-δου, ανάλογα με την τιμή των n γραμμών επιλογής. Ο συμβολισμός 1x2n σημαίνει ότι ο

αποπλέκτης έχει μία είσοδο και 2n εξόδους.

ΑΣΠΑΙΤΕ Εργαστήριο Ψηφιακών Συστημάτων & Μικροϋπολογιστών Εργαστηριακές Ασκήσεις για το μάθημα «Λογική Σχεδίαση»

9

Ο Αποπλέκτης 1x2n παρουσιάζεται στο παρακάτω Σχήμα 7.

Σχήμα 7. Αποπλέκτης 1x2n

Η κύρια εφαρμογή του αποπλέκτη είναι η επιλογή μίας από τις πολλές εξόδους του για την μεταφορά της πληροφορίας που εφαρμόζεται στην είσοδό του στην επιλεγμένη έ-ξοδο όπως φαίνεται στο Σχήμα 8.

Σχήμα 8. Τυπική εφαρμογή Αποπλέκτης 1x22

8.2.8 ΑΠΟΠΛΕΚΤΗΣ 1x8

Ο Αποπλέκτης 1x8 έχει μία είσοδο Α= 1E * 2E * 3E , τρείς γραμμές επιλογής Α0 έως Α2

και οκτώ εξόδους Ο0, Ο1, Ο2, Ο3, Ο4, Ο5, Ο6, Ο7 . Η είσοδος A μεταβιβάζεται στην γραμμή εξόδου που υποδεικνύουν τα bit Α0, Α1, Α2, όπως φαίνεται στο Σχήμα 9 το

οποίο είναι το ολοκληρωμένο 74138 που έχει επί πλέον εισόδους (τα pin 4,5,6), οι ο-ποίες θα εξηγηθούν παρακάτω.

ΑΣΠΑΙΤΕ Εργαστήριο Ψηφιακών Συστημάτων & Μικροϋπολογιστών Εργαστηριακές Ασκήσεις για το μάθημα «Λογική Σχεδίαση»

10

Σχήμα 9. Το ολοκληρωμένο κύκλωμα 74138

Αποπλέκτης 1x8 / Αποκωδικοποιητής 3x8

Πίνακας Αληθείας και Λογικές Εξισώσεις του Αποπλέκτη 1x8

Πίνακας Αληθείας του DEMUX 1x8

Λογικές Εξισώσεις

A2 A1 A0 0O 1O 2O 3O 4O 5O 6O 7O

0 0 0 A 1 1 1 1 1 1 1

0 0 1 1 A 1 1 1 1 1 1

0 1 0 1 1 A 1 1 1 1 1

0 1 1 1 1 1 A 1 1 1 1

1 0 0 1 1 1 1 A 1 1 1

1 0 1 1 1 1 1 1 A 1 1

1 1 0 1 1 1 1 1 1 A 1

1 1 1 1 1 1 1 1 1 1 A

0O =A

+A2+A1+A0 1O =

A +A2+A1+A0

2O =A +A2+A1

+A0 3O =A +A2+

A1+A0

4O =A +A2+A1+A0

5O =A +A2+A1+

A0

6O =A +A2+A1+A0

7O =A +A2+A1+

A0

ΑΣΠΑΙΤΕ Εργαστήριο Ψηφιακών Συστημάτων & Μικροϋπολογιστών Εργαστηριακές Ασκήσεις για το μάθημα «Λογική Σχεδίαση»

11

8.2.9 ΤΟ ΟΛΟΚΛΗΡΩΜΕΝΟ 74138 ( ΩΣ ΑΠΟΠΛΕΚΤΗΣ 1Χ8 ) Στην παράγραφο αυτή παρουσιάζεται το ολοκληρωμένο κύκλωμα 74138 της σειράς

74, που μπορεί να λειτουργήσει ως Αποπλέκτης 1x8 (ή ως Αποκωδικοποιητής 3x8 ), το οποίο φαίνεται στο Σχήμα 7.

Λογικό Σύμβολο και Πίνακας Αληθείας του Ο.Κ. 74138 (Αποπλέκτης 1x8 ή Αποκωδικοποιητής 3x8)

ΛΟΓΙΚΟ ΣΥΜΒΟΛΟ ΠΙΝΑΚΑΣ ΑΛΗΘΕΙΑΣ

Το ολοκληρωμένο κύκλωμα 74138 έχει τρεις εισόδους ενεργοποίησης 3E (pin 6), 1E

(pin 4) και 2E (pin 5) που ελέγχουν την λειτουργία του.

Το ολοκληρωμένο κύκλωμα 74138 λειτουργεί ως Αποπλέκτης 1x8 όταν 3E =1, και 1E

=0 (ή 2E =0). Η είσοδος 2E (ή 1E ) χρησιμοποιείται ως είσοδος δεδομένων (data) και οι

είσοδοι Α0, Α1, και Α2 χρησιμοποιούνται ως γραμμές επιλογής.

Το ολοκληρωμένο κύκλωμα 74138 λειτουργεί ως Αποκωδικοποιητής 3x8 όταν 3E =1,

1E =0 και 2E =0.

8.3. ΠΕΙΡΑΜΑΤΙΚΟ ΜΕΡΟΣ

8.3.1.

Με χρήση ενός ολοκληρωμένου κυκλώματος 74151 να σχεδιασθεί μία γεννήτρια άρτιας και μία περιττής ισοτιμίας των 4-bit. Ο βοηθητικός Πίνακας συμπληρώνεται όπως φαί-νεται παρακάτω.

C’B’A’ C’B’A C’BA’ C’BA CB’A’ CB’A CBA’ CBA

D0 D1 D2 D3 D4 D5 D6 D7

D’ 0 1 1 0 1 0 0 1

D 1 0 0 1 0 1 1 0

Υ= Pα D D’ D’ D D’ D D D’

W = Pπ Η Pπ υλοποιείται συγχρόνως με την Pα στην έξοδο W.

ΑΣΠΑΙΤΕ Εργαστήριο Ψηφιακών Συστημάτων & Μικροϋπολογιστών Εργαστηριακές Ασκήσεις για το μάθημα «Λογική Σχεδίαση»

12

8.3.2. Να βρεθεί ο πίνακας αληθείας, η λογική εξίσωση και να υλοποιηθεί με το ολοκληρωμέ-νο 74151 η συνάρτηση F(D,C,B,A) 4 μεταβλητών D, C, B, A, που περιγράφεται στο

παρακάτω κύκλωμα. Το D είναι το πιο σημαντικό ψηφίο. (Προσοχή: Επιβεβαιώστε ότι η F(D,C,B,A)=Σ(0,1,4,7,9,11,14,15). Τρεις διακόπτες C, B, A, αντιστοιχούν στις γραμμές

επιλογής S2, S1, S0. Ο διακόπτης D στη κατάσταση «1» ενώνεται στις εισόδους Ι3 και Ι6. Ο διακόπτης D στη κατάσταση «0» ενώνεται στις εισόδους Ι0 και Ι4.

8.4 ΓΡΑΠΤΗ ΑΣΚΗΣΗ

8.4.1

Να σχεδιαστούν τα κυκλώματα του πειραματικού μέρους. 8.4.2

Να σχεδιασθεί ένα κύκλωμα με χρήση του ολοκληρωμένου 74151 που αναγνωρίζει το πλήθος των «1» ενός δυαδικού αριθμού 3-bit. (Προσοχή: Οι γραμμές επιλογής του

74151 να συνδεθούν στα bit C, B, A του δυαδικού αριθμού. Η είσοδος C αντιστοιχεί στο πιο σημαντικό ψηφίο. Επειδή το μέγιστο πλήθος των «1» στη λέξη τριών bit είναι τρία, απαιτούνται δύο συναρτήσεις εξόδου Υ1, Υ0 και άρα δύο Ο.Κ. 74151.)

8.4.3

Μια λέξη 4-bit (Ν=4) εφαρμόζεται στις εισόδους Α3 Α2 Α1 Α0 του πολυπλέκτη του πα-ρακάτω σχήματος (MUX-αριστερά). Οι γραμμές επιλογής εφαρμόζονται ταυτόχρονα στο

MUX και στο DEMUX. Πόσες πρέπει να είναι οι γραμμές επιλογής; Δείξτε τι πρέπει να γίνει για να μεταφερθούν τα δεδομένα Α3 Α2 Α1 Α0 στην έξοδο του DEMUX.