© Circuiti Integrati Digitali L’invertitore Tempo di ritardo.

© Circuiti Integrati Digitali L’invertitore

Tempo di ritardoTempo di ritardo


Invertitore CMOSInvertitore CMOSRisposta dinamicaRisposta dinamica

VoutVout

Rn

Rp

VDDVDD

Vin= VDDVin= 0

(a) Basso Alto (b) Alto Basso

CLCL


Tempo di ritardo, salita e discesaTempo di ritardo, salita e discesa

Vout

tf

tpHL tpLH

tr

t

Vin

t

90%

10%

50%

50%


Circuito RC del primo ordineCircuito RC del primo ordine

vout

vin C

R

tp = ln (2) = 0.69 RC

Modello dinamico per il calcolo del tempo

di ritardo dell’invertitore


Invertitore CMOSInvertitore CMOSRisposta dinamicaRisposta dinamica

tpHL = f(Ron.CL)

= 0.69 RonCL

VoutVout

Rn

Rp

VDDVDD

Vin= VDDVin= 0

(a) Basso Alto (b) Alto Basso

CLCL


Ritardo dell’invertitoreRitardo dell’invertitore

• Lunghezza minima, L=0.25m• Assumiamo WP = 2WN =2W

• stessa corrente di pull-down e pull-up• resistenze equivalenti RN = RP• tempi di ritardo tpLH e tpHL uguali

• Modello RC del primo ordine

WNunit

Nunit

unit

PunitP RR

W

WR

W

WRR

11

tpHL = (ln 2) RNCL tpLH = (ln 2) RPCLRitardo:

2W

W


Invertitore con caricoInvertitore con carico

Carico

Ritardo

Cint

CL

CN = Cgunit

CP = 2Cgunit

2W

W

2W

W

unitgunit

L CW

WC 3 unitd

unitdPdN C

W

WCCC 3int

intintint 169,069,0

C

CCRCCRt L

WLWp


0 0.5 1 1.5 2 2.5

x 10-10

-0.5

0

0.5

1

1.5

2

2.5

3

t (sec)

Vou

t(V)

Risposta dinamicaRisposta dinamica

tp = 0.69 CL (Reqn+Reqp)/2

?

tpLHtpHL


Layout della cascata di due invertitoriLayout della cascata di due invertitori

Polysilicon

InOut

Metal1

VDD

GND

PMOS

NMOS

1.2 m=2


Ottimizzare le prestazioniOttimizzare le prestazioni

Mantenere basse le capacità parassite Aumentare la larghezza dei transistor

Attenzione che aumentano anche le capacità di carico!

Aumentare VDD (????)


Tempo di ritardo in funzione di VTempo di ritardo in funzione di VDDDD

0.8 1 1.2 1.4 1.6 1.8 2 2.2 2.41

1.5

2

2.5

3

3.5

4

4.5

5

5.5

VDD

(V)

t p(nor

mal

ized

)


2 4 6 8 10 12 142

2.2

2.4

2.6

2.8

3

3.2

3.4

3.6

3.8x 10

-11

S

t p(sec

)

Dimensionamento dei transistorDimensionamento dei transistor

(per un carico fissato)

Le capacità intrinseche sono dominanti:Effetto di “autocaricamento”


1 1.5 2 2.5 3 3.5 4 4.5 53

3.5

4

4.5

5x 10

-11

t p(sec

)

Rapporto NMOS/PMOSRapporto NMOS/PMOS

tpLH tpHL

tp = Wp/Wn


Tempi di salita e di discesaTempi di salita e di discesat p

HL(n

sec

)0.35

0.3

0.25

0.2

0.15

trise (nsec)10.80.60.40.20

© Circuiti Integrati Digitali L’invertitore Tempo di ritardo.

Documents

Transcript of © Circuiti Integrati Digitali L’invertitore Tempo di ritardo.