Www.microse.cic.ipn.mx EL PRIMER TRANSISTOR INSTITUTO POLITECNICO NACIONAL CENTRO DE INVESTIGACIÓN...

www.microse.cic.ipn.mx

EL PRIMER TRANSISTOR

INSTITUTO POLITECNICO NACIONALCENTRO DE INVESTIGACIÓN EN COMPUTACIÓN

LABORATORIO DE MICROTECNOLOGIA Y SISTEMAS EMBEBIDOS

Bell Labs, 1947

SEMICONDUCTOR: GERMANIO

CONTACTOS: OROBASE: METAL


22

Cap. de Canal

Cap. de Unión

Cgs Cgd y Cgb

SOURCEn+

DRAINn+

POLYSILICON GATE

W

L Gate-bulkoverlap

p-Sustrate

GATE

Si02 tOX

n+n+ Leff

xd xd

Capacitancias del Transistor CMOS


33

Potencia Dinámica: Se debe a la carga y descarga de capacitancias parásitas

Potencia Estática: Se debe a las corrientes de fuga

Consumo de Potencia


44

Tipos de Transistores


55

gategate

source drain drainsource

p-Sustrate

n-Well

n+ Diffusion

p+ Diffusion

Silicon Dioxide

Polysilicon

Field Oxide (SiO2)

p+ Field Implant

Transistor n-MOS/p-MOS

Sección transversal CMOS


66

PULL UP

PULL DOWN

ENTRADA SALIDA

Modelos de circuitos CMOS


77

ENTRADA SALIDA

El Inversor CMOS


88

ENTRADA SALIDA

Corriente a Corto Circuito


99

1) Consumo de Potencia Dinámica: Carga y Descarga de Capacitores.

2) Corrientes de Corto-Circuito: Corto-circuitos entre el camino de VCC a GND en la conmutación.

3) Consumo Estático (Leakage): Corrientes de fuga en diodos y transistores.

dd

ddLoutLddout

LddddVdd

vVCdvCVdt

dt

dvCVdtVtiEVdd

0

2

00

)(

Disipación de Potencia


Consumo Estático (Leakage)

VddIIP oxldsubthresholeak )(

)1( //1

VVnVVldsubthresho eWeKI th

VT

oxox

oxeT

VWKI /2

2 )( Incrementar el (Aislante) Tox

Apagar la fuente de Voltaje Vdd

Modelos de Corriente de Fuga:

Incrementar el Vth

Anantha Chandrakasan et al, “Design of High-Performance Microprocessors Circuits”, IEEE, 2001

P. Estática es Tolerable > 100nm > P. Estática es un Problema


Modelo de Potencia en un Chip

shortleak PVIfACVP 2

C

f

Fracción de Compuertas conmutando activamente

A

leackI

Capacitancia Global del Chip

Frecuencia de operación

Corriente de fuga

EstáticaDinámica

Corto-Circuito


1212

Las Interconexiones CMOS


1313

Sección transversal de las interconexiones


1414

WT

L

A

L

I

VR

Donde: R =ResistenciaV, I =Voltaje, CorrienteL =Longitud W, T =Ancho, AltoA =Área de la Sección

Transversalσ =Resistividad del Material (Al,

Cu, )

Modelo de interconexiones CMOS


1515Intel Co.

GROUND

t

h

w

s

GROUND

GROUND

t

h

w

s

a) Global Layer lines b) Local and Intermediate Layers lines

Local Wire Delay

0.00

0.50

1.00

1.50

2.00

2.50

3.00

3.50

1 10 100 200 300 400 500 600 700 800 900 1000

Lenght (um)

FO4«s 180nm@1GHz 130nm@2GHz 100nm@3GHz 70nm@5GHz

Intermediate Wire Delay

0.00

0.20

0.40

0.60

0.80

1.00

1.20

1.40

1.60

1.80

2.00

1 10 100 200 300 400 500 600 700 800 900 1000

Length (um)

FO4's 180nm@1GHz 130nm@2GHz 100nm@3GHz 70nm@5GHz

Modelos de interconexiones CMOS


1616

p

n

DD

Wgndnp V

CCCt 1

2

1 21

Tiempo de Propagación:

21

1gndn

W

p

nopt CC

c

73.1p

nopt

Considerando que el voltaje de umbral para un inversor ideal con retardos de propagación de “1” a “0” y de “0” a “1” iguales para crear un inversor simétrico es:

DDidealth VV 21

,

Relación α= WL(p)/WL(n):

Diseño de un inversor CMOS


1717

ENTRADA SALIDA

2

1

El inversor CMOS


1818

Layout del Inversor CMOS


1919

VCC

22

2

2

AB

VCC

4

4

11

A

B

Compuertas Simples:

NAND (2 entradas) NOR ( 2 entradas)

B

Out 0 1

A 0 1 1

1 1 0

B

Out 0 1

A 0 1 0

1 0 0

Lógica Estática


2020

Principios:• N+2 transistores para formar una función

de N entradas.• No disipa potencia estática (idealmente) • Requiere una señal de reloj para su

operación• Opera en dos fases

Operación (en las dos fases de reloj):• Precarga:

CLK=0, la salida se precarga a VCC por MP, mientras MN esta apagado (no hay flujo de corriente DC).

• Evaluación:CLK=1, MN se enciende, mientras MP

se apaga, la salida es llevada a 0 dependiendo de los valores en la entrada, si no el valor pre-cargado permanece.

Pull Down

VCC

abc

e

CLK

CLK

MP

MN

Precarga

Evaluación

CLK

Pull Down

VCC

abc

e

CLK

CLK

MP

MN

CLK

Precarga

Evaluación

Lógica Dinámica


2121

NAND (2 entradas) NOR ( 2 entradas)

Compuertas Simples:

Lógica Dinámica

Www.microse.cic.ipn.mx EL PRIMER TRANSISTOR INSTITUTO POLITECNICO NACIONAL CENTRO DE INVESTIGACIÓN...

Documents

Transcript of Www.microse.cic.ipn.mx EL PRIMER TRANSISTOR INSTITUTO POLITECNICO NACIONAL CENTRO DE INVESTIGACIÓN...