VLSI 電腦輔助設計補充教材 大葉大學電機系

佈局後驗證(Post­layout Verification)

1. 參考 http;//dyu0102.blogspot.tw 安裝 gpdk090_v3.9 (Cadence GPDK 90nm 元件庫第 3.9 版)，原

先第 4.2 版沒有 pmos 與 nmos 的 layout 設計，只有 inverter 的 layout。

2. 參考 http://www.ee.ucla.edu/~dejan/ee115c/ee115c_tut_2.htm 設計 my090 Library 元件庫 INVX1 Cell 元件的電路圖 schematic View 與符號圖 symbol View。

3. 參考同上網頁，運用 INVX1 元件設計 15 階 Ring Oscillator，並進行電路模擬，結果如下。

Instructor: Ching­shun Chen                                                                                                     2012/11/08

VLSI 電腦輔助設計補充教材 大葉大學電機系

4. 在設計好的 Ring_Osc_15 電路圖 schematic View 視窗中，選擇 Tools  ­> Design Synthesis ­> Layout XL 由電路圖自動佈局功能，按幾次 OK 後，自動出現空白的 Ring_Osc_15 佈局圖

layout View，再由 Virtuoso XL Layout Editing 視窗，選擇 Design ­> Gen From Source...功能，

再執行 Edit ­> Place As In Schematic 功能。按 shift+f 可查看佈局圖，按 ctr+f 可改看方塊圖。

參考 http://www.ee.ucla.edu/~dejan/ee115c/ee115c_tut_5.htm，適當將 INVX1 元件佈局對齊與重

疊(VDD 對 VDD/GND 對 GND 電源導軌重疊)。

Instructor: Ching­shun Chen                                                                                                     2012/11/08

VLSI 電腦輔助設計補充教材 大葉大學電機系

運用先前佈局技巧，選擇 LSW Metal1 以 Create­>Path(或按 p)，連接內部 A 與 Z 接線。排與排

之間接線，先選擇 LSW Metal1，再點選 icfb 視窗 Options ­> User Preferences...功能之

Options Displayed When Commands Start 模式(Enabled 致能)，先由一排佈局端點以 Metal1 先

延伸畫出再於畫 Path 的選項視窗，將 Layer 選擇為 Metal2，適當佈置 Metal1 與 Metal2 的方形

接點 Contacts 後，再畫出 Metal2 的 Path，連接到下一排佈局端點附近，再於畫 Path 的選項視

窗，將 Layer 選擇為 Metal1， 適當佈置 Metal1 與 Metal2 的方形接點 Contacts 後，再畫出

Metal1 的 Path 連接到下一排佈局端點。畫圖中請善加利用 Tab+滑鼠點選中心點與縮放功能提

高接線精準度，結果如下。結束後記得 disable 消除 Options Displayed When Commands Start 模式。

Instructor: Ching­shun Chen                                                                                                     2012/11/08

VLSI 電腦輔助設計補充教材 大葉大學電機系

以 5 條垂直寬的 Metal3(綠色)分別連接 VDD 與 GND 電源導軌(3 條接 VDD，2 條接 GND)，設

計接點堆疊 Contact Stack 內含 M1/M2 接點(4 個)、M2 Layer (高 0.6 寬與 M3 相同)、M2/M3 接

點(4 個)，接點堆疊可重覆 copy，再移動到適當的 VDD 與 GND 接點的位置，如下圖。

Ctr+p 進行 Metal3 外形腳位 Shape Pin 設計，並放置於適當位置，如下圖。

進行 Assura DRC 查核，應該能沒有錯誤發生，通過查核。

上圖中有三個佈局需修改的地方，修正後才可讓 Assura LVS 進一步查核通過。

Instructor: Ching­shun Chen                                                                                                     2012/11/08

VLSI 電腦輔助設計補充教材 大葉大學電機系

5. 最後驗證：萃取 Extraction

修改 /home/h371/gpdk090_AnalogIC_v3.9/assura/assura_tech.lib 檔案內容為: DEFINE gpdk090 /home/h371/gpdk090_AnalogIC_v3.9/assura   再由 Assura ­> Technology... 功能，設定 Assura Technology File 為 /home/h371/gpdk090_AnalogIC_v3.9/assura/assura_tech.lib

依照線上參考教材逐步設置與操作，可獲得結果如下。

Instructor: Ching­shun Chen                                                                                                     2012/11/08

VLSI 電腦輔助設計補充教材 大葉大學電機系

6. 佈局後模擬 Post Layout Simulation 參考線上參考教材，以萃取圖 av_extracted View 進行 spectre 模擬，設置與結果如下。

Instructor: Ching­shun Chen                                                                                                     2012/11/08