Real Time Testing & Hardware In The Loop with NI VeriStand
-
Upload
massimiliano-banfi -
Category
Documents
-
view
844 -
download
8
description
Transcript of Real Time Testing & Hardware In The Loop with NI VeriStand
Introduzione a NI VeriStand
Massimiliano Banfi
Systems Engineers Manager
National Instruments Italia
Test Real-Time
L’uso di un ambiente real-time come parte di un sistema
di test finalizzato ad incrementare le prestazioni e
l’affidabilità
Sistema di Test
Logging/Analisi
StimoloUUT
Esempi di Test Real-Time
Test Stimolo – Risposta
Test di Durata
Test Ambientali
Test in Galleria del Vento
Test Dinamometrici
Test Hardware-in-the-Loop (HIL)
Test Model-in-the-Loop (MIL)
Sistema di Test con Controllo in
Anello Chiuso
Sensori di Pressione
Attuatori
Camera a PressioneSistema di Test
Logging / Analisi
StimoloUUT
Controllo in
Anello Chiuso
Uscite
Ingressi
Uscite
Ingressi
Uscite
Ingressi
Esecuzione
Algoritmo
di Controllo
Esecuzione
Algoritmo
di Controllo
Δt Δt Δt
Esecuzione
Algoritmo
di Controllo
Sistema di Test HIL
Sistema di Test
Logging / Analisi
Stimolo
Uscite
Ingressi
Uscite
Ingressi
Esecuzione
Modello
Uscite
Ingressi
Esecuzione
Modello
Esecuzione
Modello
ECU
Modello Motore
Δt Δt Δt
Sistemi di Controllo Embedded
Steam Turbine
ControlFlight Control
Print Head Control
Navigation Control
Dryer Cycle
Control
Medical Device
Control
Sistema Operativo Real-Time
• Generazione degli stimoli
• Logging dei dati
• I/O Configurabili
• Allarmi
• Canali Calcolati
• Interfaccia Grafica editabile a Run-
Time
• Gestione Utenti
• Controllo in Anello Chiuso
• Esecuzione deterministica di modelli
Test Real-Time e Software di Simulazione
Configurazione dell’Applicazione
Real-Time
Esecuzione Real-Time Profili
di Stimoli/Logging
Creazione dell’Interfaccia Grafica a Run-Time
I/O
Canali Calcolati
Allarmi
Controllore
Editabile
Run-Time
Stimoli da Tabella e Step
Test Real-Time e Software di SimulazioneDEMO
Architettura Engine NI VeriStand
Main Loop
Model Execution Loop(s)
Transmit
Custom Device Loop(s)
Data Management Loop
HP
MP
HP/MP/LP
MP
LP
FIF
O
FIF
Os
FIF
Os
FIF
O
FIF
Os
FIF
Os
FIFOFIFO
ReceiveLP
CANLP
FIFOFIFO
DIOLPModel
Interface
LP
FIFO
Communication Loops Low-Speed I/O Loops
Primary Control Loop
WORKSPACE
NI VeriStand Framework
MONITORAGGIO– Monitor Allarmi
– Monitor CAN Bus
– Visualizzatore Dati Canali
– Visualizzatore File TDMS
– Visualizzatore Consol Real-Time
INTERAZIONE– Scalatura e Calibrazione
Canali
– Forcing Valore Canali
– Editor Profili di Stimolo
CONFIGURAZIONE– Gestione Parametri
Model lo
– Gestione Allarmi
InterfacciaGrafica
Utilità
FPGA I/O
I/O
Forcing dei Canali
Esecuzione DLL Modello
Aggiornamento Parametri
Processamento Canali Calc
Generazione Stimoli
EsecuzioneAllarmi/Procedure
Dispositivi Custom
NI VERISTAND ENGINE
Drivers I/O
Server di Comunicazione
NI VeriStand Host Server
WORKSPACE
NI VeriStand Host Server
NI VeriStand Framework
FPGA I/O
I/O
Forcing dei Canali
Esecuzione DLL Modello
Aggiornamento Parametri
Processamento Canali Calc
Generazione Stimoli
EsecuzioneAllarmi/Procedure
Dispositivi Custom
NI VERISTAND ENGINE
Drivers I/O
Server di Comunicazione
EDITOR PROFILI DI STIMOLO– Setup Profili
– Caricamento Parametri Modello
– Profili di Stimolo
– Data Logging
Interfaccia Grafica
Utilità
NI VeriStand – Profili di Stimolo
Profili di Stimolo su Tabella Profili di Stimolo su Step
Profili di Stimolo su Sequenza
Ambiente Software Aperto
NI VeriStand
NI TestStand
NI LabVIEW
NI DIAdem
NI LabVIEW
FPGA
NI LabVIEW
Real-Time
LabVIEW Control
Design and
Simulation
Modeling
Tools
C/C++
.NET
Python
WORKSPACE
NI VeriStand Host Server
NI VeriStand - Customizzazione
FPGA I/O
I/O
Forcing dei Canali
Esecuzione DLL Modello
Aggiornamento Parametri
Processamento Canali Calc
Generazione Stimoli
EsecuzioneAllarmi/Procedure
NI VERISTAND ENGINE
I/O Drivers
Server di Comunicazione
Setup Profili
Caricamento Parametri Modello
Profili di Stimolo
Data Logging
EDITOR PROFILI DI STIMOLO
Interfaccia Grafica
Utilità
Dispositivi Custom
Framework
Modello
Automation API
Workspace Tools
Oggetti Grafici
Custom
Personalità FPGA
Oggetti Grafici Custom
Funzionalità
Custom
Creazione
Oggetti
Grafici
Personalità FPGA Custom
Timing and Synchronization
Clocks
PWMCountersMultirate/Async I/O
Triggering
Analog I/O
Digital Protocols
Supporto Hardware
• Maggior parte dei dispositiviNI-DAQmx (inc NI X Series and
SCXI)
• Dispositivi NI Serie R
• Dispositivi NI CAN
• Interfaccia LIN Goepel
• Lambda Power Supply
• NI Timing and Sync
• Dispositivi NI-XNET
• Dispositivi NI FIU
• Dispositivi Custom
PXI Real-Time PC Real-TimeReal-Time Industrial
ControllerWindows PC*
* I/O Supportati solo tramite Dispositivi Custom
Ambienti di Modellazione Supportati
Supportati
• The MathWorks, Inc. Simulink®
software
• LabVIEW Control Design and
Simulation
• MapleSim models from
Maplesoft
• SimulationX from ITI
• Tesis DYNA models
• NI MATRIXx SystemBuild
• Esterel SCADE Suite
• C/C++
In Sviluppo
• CarSim from Mech Sim Corp.
• GT-POWER engine models
from Gamma Technologies Inc.
• AMESim models from LMS
• WaveRT from Ricardo
• VI-grade models
• Visual Solutions (VisSim)
• Dynasim models from Dymola
Simulink® is a registered trademark of The MathWorks, Inc. All other trademarks are the property of their respective owners.
Risorse
ni.com/veristand
• Video Dimostrativi
• White Papers
• Add-Ons
• Download Versione di Prova
Domande?
STAND NI
Test Real-Time e Software di Simulazione