portas logica

7/31/2019 portas logica

1/59


2/59

2

1.3.3 Cdigo Alfanumrico ASCII


3/59

3

2.2 Funes Lgicas

2.3.1 Funo Inverso (NOT) / Porta Lgica NOT


4/59

4

2.3.2 Funo AND / Porta Lgica

AND


5/59

5

2.3.3 Funo OR / Porta Lgica

OR


6/59

6

2.3.4 Outras Portas Lgicas


7/59

7

Figura 3.8 Circuitos integrados. (a) e (b) Encapsulamento; (c)

Diagrama de pinos; (d) Diagrama de pinos alternativo.

3.2 CIRCUITOS INTEGRADOS


8/59

8

3.3 PORTAS LGICAS

3.3.1 Porta lgica AND (Porta E) com duas entradas

Figura 3.9 Porta AND com duas entradas. (a) Tabela de

combinaes; (b) Smbolo convencional; (c) Smbolo

retangular; (d) Equao na sada; (e) Diagrama no tempo.


9/59

9

Figura 3.10 Circuito 7408. (a)

Tabela alternativa para a porta

AND; (b) Diagrama de pinos;(c) Diagrama segundo padro

ANSI/IEEE; (d) Distribuio

interna das portas.


10/59

10

3.3.2 Delay

Figura 3.11 Sada numa porta AND para atraso

diferente de 0.


11/59

11

3.3.3 Porta lgica AND com trs entradas


12/59

12

3.3.4 Porta lgica OR (Porta OU) com duas entradas

Figura 3.13 Porta OR com duas entradas.(a) Tabela de

combinaes; (b) Smbolo convencional; (c) Smbolo

equivalente; (d) Smbolo retangular; (e) Diagrama no

tempo.


13/59


14/59

14

3.3.5 Porta lgica NAND (Porta NO E)

com duas entradas

Figura 3.15 Porta NAND com duas entradas. (a)

Tabela de combinaes; (b) Smbolo convencional; (c)Equao na sada; (d) Smbolo retangular; (e)

Diagrama no tempo.


15/59

15

Figura 3.16 Circuito 7400porta NAND com duas entradas.

(a) Tabela; (b) Diagrama de pinos; (c) Diagrama ANSI/IEEE.


16/59

16

3.3.6 Porta lgica NAND (Porta No E)

com trs entradas


17/59

17

7410


18/59

18

3.3.7 Porta NOR (Porta NO OU) com duas entradas


19/59

19


20/59

20

3.3.8 Porta NOR (Porta NO OU) com trs entradas


21/59

21

7427


22/59

22

3.3.9 Porta lgica NOT ( Porta INVERSORA)


23/59

23


24/59

24

3.3.10 Porta lgica XOR (Porta OU EXCLUSIVO)


25/59

25


26/59

26

3.3.11 Porta lgica XNOR (Complemento da XOR)


27/59

27

Tristate (Terceiro Estado) para o TTL

O terceiro estado, ou tristate, ocorre quando a sada de um dispositivoTTL apresenta alta impedncia. Nessa condio, os dois transistores de sada

do dispositivo estaro cortados e o terminal de sada no ter nvel alto nembaixo (sada fica praticamente aberta). Para que o dispositivo lgico entre nestacondio, uma entrada chamada Habilitao (Enable) acionada.


28/59

28

Buffer 74244


29/59

29

Buffer 74245


30/59

30

4

FAMLIAS LGICAS - TTL


31/59

31

4.6 FAMLIA LGICA MOS

Uma tecnologia cuja estrutura geral consiste de um eletrodode metal conectado a uma camada de xido isolante

depositada num substrato de silcio denominada MOS

(Metal-Oxide-Semiconductor).

A tecnologia MOS usada na fabricao de transistoreschamados MOSFETqueles que atuam por efeito de campo

(Field-Effect-Transistor), tipo P ou N.


32/59

32

Ela 1/3 mais simples

Tem custo menor

Maior densidade (cerca de 50 vezes maior)

Menor consumo de potncia

Comparando com os Bipolares

Vantagens

Desvantagem

So disposistivos lentos


33/59

33

As interrupes, entre o dreno e a fonte, indica, que em operao

normal no h canal de conduo entre o dreno e a fonte.


34/59

34

Funcionamento


35/59

35

Inversor N-MOS


36/59

36

Inversor CMOS


37/59

37

Figura 6.1 Decodificador com N entradas e M sadas.

DECODIFICADORES


38/59

38

6.1 DECODIFICADOR COM 4 SADAS

Figura 6.2 Decodificador 2/4. (a) Diagrama funcional; (b)

Tabela.


39/59

39

6.2 CIRCUITOS MSI

6.2.1 Decodificador Decimal 7442, 74XX42


40/59

40


41/59

41


42/59

42


43/59

43

6.4 LEDS E DISPLAYS

6.4.1 Diodo Emissor de Luz (Light emitting diode)


44/59

44


45/59

45

6.4.2 Display

Di l 7


46/59

46

Display 7 segmentos


47/59

47


48/59

48


49/59

49


50/59

50

6.4.3 Decodificadores para sete segmentos


51/59


52/59

52

7447


53/59

53

7

1

2

6

13

10

9

15

11

12

14

3

5

4

A

B

C

D

LT

RBI

BI/RBO

OA

OB

OC

OD

OE

OF

OG

7447N

U1

T R

X

X

X

X

0

0

0

0

15

016

31

XW G1

5V

VCC

U2

SEVEN_SEG_DISPLAY

AB CDE FG

Com

R1

330ohm

X12.5 V

5VVCC

EXEMPLOS


54/59

54

6.4.4 Displays de cristal lquido de efeito de campo


55/59

55

U1

DA7

DB

1

DC

2

DD

6

OA13

OD10

OE

9

OF15

OC11

OB12

OG14

~EL

5

~BI4

~LT3

4511BD

U2

SEVEN_SEG

AB CDE FG

Com

Bus

T R

X

X

X

X

0

0

0

0

15

016

31

XW G1

5VVCC

5VVCC

161

R1

330 Ohm

152

143

134

125

116

107

98

5VVCC


56/59

56

U1

12

9

11

8

1

6

7

2

14

3

R9(1)

R9(2)

R0(1)

R0(2)

QA

QB

QC

QD

B

A

7490N

7

1

2

6

13

10

9

15

11

12

14

3

5

4

A

B

C

D

LT

RBI

BI/RBO

OA

OB

OC

OD

OE

OF

OG

7447N

U2

U3

SEVEN_SEG_DISPLAY

AB CDE FG

Com

V1

1kHz 5V

U4

12

9

11

8

16

7

2

14

3

R9(1)

R9(2)

R0(1)

R0(2)

QA

QB

QC

QD

B

A

7490N

7

12

6

13

10

9

15

1112

14

3

5

4

A

B

C

D

LT

RBI

BI/RBO

OA

OB

OC

OD

OE

OF

OG

7447N

U5

U6

SEVEN_SEG_DISPLAY

AB CDE FG

Com

161

R1

330 Ohm

152

143

134

125

116

107

98

161

R2

330 Ohm

152

143

134

125

116

107

98

C1

0.1uF

C2

0.1uF


57/59

57


58/59

58

SIMULADORES

Todos os simuladores operam com circuitosintegrados Digitais. Porem para realizaralgumas experincias vamos usar o CircuitMaker 6 Demo

da Protel por apresentar timascaractersticas de velocidade e desempenho.Por ser uma verso estudante possui limitaode 50 peas.


59/59

59

portas logica

Documents

Transcript of portas logica