PLC2 Basis Seminar FPGA Design Technik · − Pipelining Designing nertI faces − High Speed...

PLC2 Basis Seminar FPGA Design Technik Agenda Short Introduction to the general FPGA Architecture (based on Xilinx 7-Series but not limited to) n Combinatorial Resources n Sequential Resources n Embedded Resources n Clock Resources n RAMs and FIFOs n Input / Output Resources Design Techniques n Synchronous vs. Asynchronous n Synchronous Design Techniques − Clock Structures − Reset Structures − Pipelining n Designing Interfaces − High Speed Interfaces − Low Speed Interfaces n Rules and Best Practice Clock Domain Crossing (CDC) Timing Optimization n Timing Specification n Timing Constraints n Timing Analysis Die Einhaltung etablierter Designrichtlinien zur Entwick- lung digitaler Schaltungen ist für die Implementierung zu- verlässiger und reproduzierbarer FPGA Designs wichtig. Die Schaltungstechnik ist damit ein wichtiger und zentra- ler Bestandteil der FPGA Entwicklung. Das Seminar „FPGA Design Technik“ wendet sich an Entwickler die an grundsätzlichen Methoden zur Ent- wicklung digitaler Schaltungen interessiert sind. Die hier präsentierten Inhalte sind nicht an bestimmte FPGA / CPLD Hersteller gebunden sondern gelten für alle pro- grammierbaren Technologien. Die Kernstruktur aller FPGAs basiert auf kombina- torischen Einheiten (LUTs), sequentiellen Einheiten (Flip-Flops und Latches) sowie komplexeren Embedded Strukturen wie z.B. RAMs. Obwohl Hardware Beschrei- bungssprachen wie VHDL oder Verilog den eigentli- chen Entwicklungszyklus dramatisch vereinfachen und verkürzen, liegt die Verantwortung für die prinzipielle Schaltungsstruktur allein beim Entwickler. Wichtige, oﬅmals unterschätzte Gesichtspunkte sind dabei beispielsweise die die Taktverteilung und die Ver- wendung asynchroner bzw. synchroner Techniken. Auch die Deﬁnition von entsprechenden Reset Strukturen wird oﬅmals unterschätzt und führt zu unerwünschtem Fehlverhalten. Jedes FPGA kommuniziert über unter- schiedlichste Schnittstellen mit der Außenwelt. Wichtige Hinweise zur Implementierung dieser Schnittstellen ist ebenfalls Bestandteil des Seminars. Das Seminar „FPGA Design Technik“ ist als erster Teil der PLC2 Basis Seminar Reihe konzipiert und dient als Grundlage für das ebenfalls kostenlose PLC2 Basis Seminar „Schaltungssynthese mit VHDL“. Voraussetzungen Keine Dauer und Kosten 1 Tag, die Teilnahme an diesem Seminar ist kostenlos, Seminarsprache ist Deutsch

Upload
others
Category

Documents
view
2
download
0

Embed Size (px):

Transcript of PLC2 Basis Seminar FPGA Design Technik · − Pipelining Designing nertI faces − High Speed...

PLC2 Basis Seminar FPGA Design Technik

AgendaShort Introduction to the general FPGA Architecture (based on Xilinx 7-Series but not limited to)

n Combinatorial Resources n Sequential Resources n Embedded Resources n Clock Resources n RAMs and FIFOs n Input / Output Resources

Design Techniques n Synchronous vs. Asynchronous n Synchronous Design Techniques

− Clock Structures − Reset Structures − Pipelining

n Designing Interfaces − High Speed Interfaces − Low Speed Interfaces

n Rules and Best Practice

Clock Domain Crossing (CDC)

Timing Optimization n Timing Specification n Timing Constraints n Timing Analysis

Die Einhaltung etablierter Designrichtlinien zur Entwick-lung digitaler Schaltungen ist für die Implementierung zu-verlässiger und reproduzierbarer FPGA Designs wichtig. Die Schaltungstechnik ist damit ein wichtiger und zentra-ler Bestandteil der FPGA Entwicklung. Das Seminar „FPGA Design Technik“ wendet sich an Entwickler die an grundsätzlichen Methoden zur Ent-wicklung digitaler Schaltungen interessiert sind. Die hier präsentierten Inhalte sind nicht an bestimmte FPGA / CPLD Hersteller gebunden sondern gelten für alle pro-grammierbaren Technologien.Die Kernstruktur aller FPGAs basiert auf kombina-torischen Einheiten (LUTs), sequentiellen Einheiten (Flip-Flops und Latches) sowie komplexeren Embedded Strukturen wie z.B. RAMs. Obwohl Hardware Beschrei-bungssprachen wie VHDL oder Verilog den eigentli-chen Entwicklungszyklus dramatisch vereinfachen und ver kürzen, liegt die Verantwortung für die prinzipielle Schaltungsstruktur allein beim Entwickler.

Wichtige, oftmals unterschätzte Gesichtspunkte sind dabei beispielsweise die die Taktverteilung und die Ver-wendung asynchroner bzw. synchroner Techniken. Auch die Definition von entsprechenden Reset Strukturen wird oftmals unterschätzt und führt zu unerwünschtem Fehlverhalten. Jedes FPGA kommuniziert über unter-schiedlichste Schnittstellen mit der Außenwelt. Wichtige Hinweise zur Implementierung dieser Schnittstellen ist ebenfalls Bestandteil des Seminars.Das Seminar „FPGA Design Technik“ ist als erster Teil der PLC2 Basis Seminar Reihe konzipiert und dient als Grundlage für das ebenfalls kostenlose PLC2 Basis Seminar „Schaltungssynthese mit VHDL“.

VoraussetzungenKeine

Dauer und Kosten1 Tag, die Teilnahme an diesem Seminar ist kostenlos, Seminarsprache ist Deutsch