Note de Curs Electronica

7/29/2019 Note de Curs Electronica

1/94


2/94


3/94


4/94


5/94


6/94


7/94


8/94


9/94


10/94


11/94


12/94


13/94


14/94

2.2. Conectarea tranzistorului cu emitor comun

Emitorul este conectat la pmnt (fig. 2.7).Aplicm la baz o tensiune de 1 mV i semnal

amplificat la colector nu va fi (amplitudinea e mic,trebuie s fie > 0,5 V)

Aplicm 1 V i la ieire avem numaisemiperioada pozitiv. Aa o situaie nu ne satisface.Trebuie de stabilit regimul tranzistorului.

La baza tranzistorului va trece numaicomponenta alternativ. (fig. 2.8) Semnalul este scostot prin condensator. Ca tranzistorul s fientredeschis se utilizeaz un divizor de tensiune.RezisteneleR1 i R2 de obicei au o eroare de (10-20%). Curentul colectorului are o dependenexponenial de UBE:

;exp0

=KT

qUII BESC

Dac temperatura se schimb se schimb i IC i trebuie s lichidm influenaei. Funcionarea circuitelor nu trebuie s depind de parametrii tranzistorului deoareceei sunt diferii. Deci la emitor se mai unete o rezisten (reacia negativRE)

Presupunem c din cauza erorii rezistenelor, stabilim o diferen de potenialUBE ne corect. RE efectueaz compensarea perturbaiei iniiale (fig. 2.9). Datoritreaciei negative, UBE se menine practic constant.

RC - servete ca sarcin pentru obinerea semnalului, la ieire totodatprotejeaz tranzistorul.

R1,R2 - divizorul de tensiune, care creeaz regimul tranzistorului (punctul delucru).

RE - reacia negativ (stabilizarea termic i stabilizarea funcionriitranzistorul - cnd parametrii tehnici nu coincid cu parametrii calculai).

Aceste rezistene se calculeaz n felul urmtor:

14

U+

C

B

E

Fig. 2.7. Conectarea

tranzistorului cu emitor comun

Ui

R1

R2

Rc

RE

Fig. 2.9. Etajul cu reacia negativ RE

U+

Fig.5.6.Ceamaisimplschem astabilizatoruluicucompensare

Ui

R1

R2

Rc

Fig. 2.8. Etajul cu divizorul de tensiunepentru polarizarea bazei


15/94

;2 C

CI

UR

+ (1)

Se presupune c iniial se alege curentul colectorului IC. (Rezult dincoeficientul de amplificareKi rezistenele divizoruluiR1,R2).

Coeficientul de amplificare a tensiunii:;0

E

C

EE

CC

BEEE

CC

B

C

i R

R

IR

IR

URI

RI

U

U

U

UK =

+=

=

=

DacK< 15, atunci UBE


16/94


17/94


18/94


19/94


20/94

negativ fa de surs). Din cauza c ntre D iSexist tot o diferen de potenialUDS UGS, se deosebesc 3 regimuri de funcionare a tranzistorului:

1) Regimul de tiere - cnd tensiunea ntre gril i surs i respectiv ntresurs i dren sunt mai mici ca tensiunea de prag. n acest caz canalul senchide.UDS=0; UGSUprag; UGDUprag, avemregimul liniar- canalul este nchis pe toat ntinderea.

Exemplu:n fig. 2.16 este reprezentat

caracteristic de ieire. La tensiuneaUGS = = -4V = Uprag canalul estenchis. Regimul de tiere coincide cuaxa orizontal. n regimul liniar areloc legea lui Ohm.

n cazul utilizrii TEC caamplificator se folosete regimul desaturaie. Avantajul TEC const naceia electrodul de intrare G esteizolat de ceilali doi electrozi i este

polarizat invers. Deci rezistena de

intrare este foarte mare.2.7. Conectarea TEC.

Rolul rezistenelor estede a crea regimul tranzistorului(fig. 2.17), cu alte cuvintetrebuie s plasm punctul delucru la mijloculcaracteristicilor (regimul desaturaie). RS - servete pentrucrearea diferenei de potenial

UGS a punctului de lucru.; RD -rezistena de sarcin; RG -egaleaz cu 0 potenialul de la

poart G.

Potenialul porii n punctul delucru:

U I RGS S S 0 0= ; (9)(deoarece poarta este mai negativ.)IS0 - Curentul sursei n punctul de lucru.

Deci: RU

IS GS

S= 0

0; (10)

20

UDS

Fig. 2.16. Caracteristicile de ieire pentruTEC-j

ID

UGS0

0 V

-2 V

-4 V

-3 V

-1 V

R. LiniarR.Saturaie

U

i RG

RD

RS

U+

Fig. 2.17. Conectarea TEC-j

U0

CS

C


21/94


22/94


23/94


24/94


25/94


26/94


27/94


28/94


29/94


30/94


31/94

Relaiile dintre aceste mrimi:

ri UUU..

1

.+= (4)

mprim (4) la U0:

0

.

.

0

.

.

0

.

.

1

U

U

U

U

U

U ri += (5)

Obinem:.

..

11+=

rKK(6)

.1

.

..

K

KKr

= (7)

( ) ;1 KK

eK

KeKj

r += (7 )

3.2. Reacia negativ:Reacia negativ are loc atunci cnd K+ = = 180 o, n acest caz:

KK =..

. i ;1 K

KKr

+= (8)

Relaia (8) ne caracterizeaz reacia negativ. Kr> 1).

Cum reiese din (8), dac K>> 1, atunci: ;1rK

31


32/94


33/94


34/94


35/94


36/94


37/94


38/94


39/94

Decidem: I I mAd BC= = =2 0 4 2 0 8, ,

R RE U

I IkBEO

d BO

1 4

8 0 45

1 26 3= =

+= =,

,, ;

R RU

IkBE

d

2 3

0 45

0 80 56= = = =,

,, ;

Calculm preamplificatorul pe baza tranzistorului T1. Coeficientul de amplificare apreamplificatorului n tensiune (a primului etaj):

KR R

R RU

C i

G i1

1 2

1

1+

; 1 =

I

I

ies

rint

.

Nu lum n consideraie rezistena intern a tranzistorului T1, deoarece T1 esteconectat invers i are o rezisten foarte mare. Se ia n consideraie n cazul cnd RC ecomparabil cuREC (e foarte mare).

( )K

R R R

R r RU

C L

GE E

1

1 2 2

11 2

+

+ +

; (*)

( ) ( )R r r RR R R

i B E E

i L E

1 1 1 1

2 2 1

1= + + +

= +

R1 i R4 au valori mari i se neglijeaz.Pe acas: a) de urmrit de ce Ri1 i Ri2 au aa form;

b) de urmrit trecerea pentru KU1 de la formula precis la formulaaproximativIE= (+1)IB.

Pe de alt parte preamplificatorul trebuie s asigure K

U

EUCm

G1

6 6

0 6 11= = =

,

, .DeterminmRC1 tiindKU, i folosim formula aproximativ pentru KU1.Alegem un tranzistor pentru preamplificator cu parametrii: 1=50; rE1=5 n acest caz ecuaia (*) conine 2 necunoscute RE1 i RC1. Alegem o valoare

pentru RC1 i calculm RE1.Avem puterea preamplificatorului: P/25 = 2/25 = 0,08 W, i tensiunea de

alimentare 8 V, putem calcula curentul I=10 mA. i deci rezistena RC1 2 k, irespectivRE1 = 47 k.

R

RKC

E

U1

11 ceea ce n cazul nostru nu-i adevrat, ceea ce nseamn c

influeneaz sarcina etajului al II-lea (rezistena e mic a et. II)Amplitudinea curentului de intrare:

( ) ( )I

U

R R

E

r RmAim

im

G i

G

E E

=+

+

=+

=1 1 1 1

0 6

50 5 470 23

,, . RG = 10 o

neglijm.Ctigul sau amplificarea n putere:

KP

P

P

U IP

L

i

L

im im

= = =

= 2 4 4

0 6 2 3 103 2 10

44,

, ,, .

39


40/94


41/94


42/94


43/94


44/94


45/94


46/94


47/94


48/94


49/94


50/94


51/94


52/94


53/94

+=

==

n

j

n

jj

UK

Rj

Re

RjK

RU

11

1010

(6)

Ca s obinem expresia pentru eroarea relativ vom mpri UK la U0 conformexpresiei (4).

+==

=

n

jU

KK

Rj

R

KU

UU

10

101

(7)

Din expresia (7) vedem c, cu ct coeficientul de amplificare KU este mai mare,cu att eroarea UK este mai mic. Aceasta explic de ce amplificatoarele operaionaletrebuie s posede un coeficient de amplificare ct mai mare. Amplificatoareleoperaionale produse in serie auKU de ordinul 104-105.

Expresia (7) este util n cazul cnd n procesul proiectrii aparatelor de msurareeste necesar de a determina valoarea minimal necesar a coeficientului deamplificare a amplificatorului operaional.

Exemplu. S se determine valoarea minimal a coeficientului de amplificare aamplificatorului operaional, care urmeaz a fi utilizat ntr-un voltmetru digital pentruamplificarea cu coeficientul de transferK= 10, dac precizia voltmetrului trebuie sfie U= 0,01%.

Rezolvare. Avnd n vedere c coeficientul de transferK = R0/R1 i utilizndrelaia (7), obinem:

( )11 += KK

UU

K .

Considernd U= UK = 0,1% = 0,001, gsimKUmin= 11/0,001 1,1104

Eroarea cauzat de tensiunea de ofset.

Tensiunea, care apare la ieirea amplificatorului cnd la intrarea lui avem 0V,mprit la coeficientul de amplificare, se numete tensiune de ofset (eof). Tensiuneade ofset se manifest negativ mai ales in schemele integratoare, unde efectul ei crete

proporional timpului de integrare.

53

KUes

ej U

R0

R1

Fig.4.2. Schema amplificatorului pentru explicareainfluenei tensiunii de ofset


54/94


55/94

Rezolvare: Conform expresiei (13), pentru n=2 putem scrie:

++

+=2

2

0

022

1

1

0

011

R

R

R

ReK

R

R

R

ReKUR

Avnd n vedere, c rezistenele sunt alese din acelai ir de precizie, considermtoate erorile relative ale rezistenelor egale ntre ele:

R0/R0 = R1/R1= R2/R2= R/R= Rn aa fel c:

( ) RR UR

R

eKeKU 221111 =

+=Sau

2

==

R

RR

Deci rezistenele trebuie alese cu precizie de 0,05%, adic merge vorba derezistene speciale. Dup cum vedem, precizia rezistenelor nu este legat de numrulde ntrri i de coeficienii de transfer.

6.4. Configuraia neinversoare a amplificatorului operaional

Modul de conectare a amplificatorului operaional prezentat mai sus poartdenumirea de configuraie inversoare i nu este unicul posibil, dei din punct devedere istoric a fost primul.

De obicei amplificatorul operaional are dou intrri, sau altfel, are intraredifereniat. Una din intrri este inversoare, cealalt este neinversoare. n aa fel, cdac se vor aplica concomitent semnalele la ambele intrri , la ieire vom aveaamplificarea numai a diferenei de tensiuni aplicate la cele dou intrri. ntrareadiferenial permite suprimarea zgomotelor, care de obicei se induc pe ambele intrriconcomitent, adic pe modul comun.

Conectarea neinversoare este artat n fig.1.4. Pentru cazul conectrii

neinversoare, vom demonstra c coeficientul de transfer:

55

K

US

UO

Fig. . 4.4. Ilustrarea principiului de suprimarea semnalului aplicat pe modul comun

Ud


56/94


57/94

n cazul configuraiei inversoare (fig 6.4) tensiunea diferenial

rid UUU = (7)

Introducnd n aceast expresie valoarea10

10

RR

RUUr +

= , vom obine:

001

1 URR

RUU di +

+= (8)

Amintindu-ne, c conform definiiei coeficientului de amplificare

Ud KUU =0 (9)din relaia (8) obinem:

+

+=01

11RR

RKUU Udi . (10)

Deci in cazul conectrii neinversoare cu reacie, rezistena de intrare:

+

+

==

01

11RR

RK

I

U

I

UR U

i

d

i

iir (11)

sau

+

+=01

11RR

RKRR Uiir (12)

n aciast expresie

i

i

d RI

U = , (13)

reprezint rezistena proprie sau rezistena de intrare a amplificatorului n conectareafr reacie.Concluzie: n cazul conectrii neinversoare rezistena de intrare a schemei crete de

+

+01

11RR

RKU ori. Conectarea neinversoare a amplificatorului operaional este

deosebit de util n cazurile cnd sursa de curent are o rezisten intern mare.

6.6. Conectarea diferenial a amplificatorului operaional

Conectarea diferenial este indicat n cazul cnd trebuie suprimate zgomotele .

Prin acest procedeu pot fi suprimate zgomotele care au o amplitudine mai mare dectsemnalul util.

57

Ud

Ui

Fig. 6.6. Schema pentru determinarea rezistenei deintrare a amplificatorului operaional

U0

R0

R1

Fig.6.7.Conectarea diferenial a amplificatorului operaional

R1 R0

U1

R0'R2

U2

U0

UdU

dif

Ur

Ur'


58/94

n virtutea faptului c amplificarea amplificatorului operaional este foartemare, iar la ieire avem o tensiune finit (care nu depete 10 V), putem consideraUd0, i deci Ur =Ur'. Dac neglijm curenii de intrare ale amplificatorului, atunci

putem scrie:;01 RR II = '02 RR II = (2)

Prima expresie este echivalent cu:

ir UR

R

R

RRUU

1

0

1

010

+= (4)

Din Fig. 4.6 urmeaz c:

2'0

'02

RR

RUUr +

= (5)

Introducnd (5) n (4), obinem:

11

020

1

01

2'0

'0U

R

RU

R

RR

RR

RU

++

= (6)

De obicei se alege '00;21 RRRR == , i n acest caz expresia (6) va cptaaspectul:

dif1201

0)(

1

0U

R

RUU

R

RU ==

n cazul conectrii inversoare coeficientul de transfer Kr are valoarea:

1

0

1 R

R

e

UKr ==

6.7. Unele aplicaii ale amplificatoarelor operaionale

Integrator dublu.

58

R/2

C/2C/2CRR

UO

Ui

Fig. 6.8. Integrator dublu


59/94


60/94

Se utilizeaz atunci, cnd este nevoie de a menine valoarea curentului n RLindependenta de variaia acestuia - caz des ntlnit n chimie i medicin. n cazurilemenionate RL reprezint un preparat chimic sau biologic. n acest caz curentul prin RLse va determina conform relaiei de mai jos.

1

11 1

11

R

U

R

R

kR

UI i

L

iL

++

=

Amplificatorul operaional n schema stabilizatorului de tensiune

divref UU =

21

20

RR

RUUref +

=

+=

2

110

R

RUU ref

Amplificator operaional cu scar logaritmic

60

Ui K

R1IL

RL

Fig. 4.11. Amplificator operaional cu reacie incurent

U+

Uref

I0

U0

R2

R1

K VT1

VT2

Fig. 4.12. Amplificatorul operaional n schema stabilizatorului de tensiune


61/94


62/94


63/94


64/94


65/94


66/94


67/94


68/94

Avantajul: are cea mai mare vitez de transformare a tensiunii n cod.Neajunsul: numrul de comparare N=2n -1: n-numrul de ordine binare v=108cicluri/s

7.3.4. ADC - cu reacie prin numrtor.

Neajunsul acestei scheme l constituie faptul c timpul de msurare este este destul demare.

7.3.5. ADC cu reacie prin numrtor reversibil

68

G

R

UiRezultatul

DACCT2

R

C

&

Reset

Fig. 7.10. ADC - cu reacie prin numrtor

1Generator

+1 -1Numrtor

reversibil

cod binar

&&

DAC

C

CUi

Fig. 7.11. ADC cu reacie prin numrtor reversibil


69/94

La baza acestei scheme st ideea c transformarea va fi mai rapid dac pornimnumrtoarea nu de la zero ca n cazul precedent ci de la valoarea precedent.

7.3.6. Convertorul cu aproximaii succesive

55. Convertor cu dubl integrare

N a1 a2 a3 a41 1 0 0 0 8 +2 1 1 0 0 12 -3 1 0 1 0 10 +4 1 1 1 1 11

69

CUi

codbinar

Fig. 7.12. Convertorul cu aproximaii succesive

DAC

Schemade

dirijare

RG

+

-


70/94


71/94


72/94


73/94


74/94


75/94


76/94

proporionalitate direct. Pentru a satisface cerine diverse, au fost create sub-familii,optimizate fie sub aspectul vitezei de lucru, fie al consumului specific (de exemplu,seriile TTL), iar alte familii (MOS, de exemplu) pot lucra la tensiuni diferite, maricnd se dorete vitez, mici cnd se urmrete un consum redus. Aprecierea global,viteza de lucru-putere specific, utilizeaz un parametru numit factor de merit, care

este produsul timp de propagare-consum pe poart. Un circuit este cu att mai bun, cuct factorul de merit este mai mic.

Terminologia precum i modul de definire i msurare ale parametrilorconstituie un important subiect de standardizare. Pe plan internaional, de acest aspectse ocup Comisia Electrotehnic Internaional oare aloc circuitelor integrate logice(digitale) publicaia IEC-147. n mare parte, aceste recomandri snt reluate i nstandardele noastre (STAS 10350-83 pentru terminologie i nomenclator de parametri

principali, STAS 12161-84 pentru metodele de msurare a acestor parametri).

76

Fig. 8.7. Simboluri standard de operatori logici.


77/94


78/94


79/94

Standardul TTL a fost adoptat, cu nensemnate modificri, de toate firmeleproductoare. Iniial, aceste circuite au fost proiectate pentru destinaii speciale,ulterior aprnd i seria de uz curent, mai puin performant.

Tensiunea nominal de lucru adoptat este FCC = +5 V, cu o toleran de 0,5 V,pentru seria 54, respectiv 0,25 V, pentru seria 74. In principiu, nivelele logice

adoptate snt:

asigurnd astfel margini de zgomot de 0,4 V.Sensul curenilor de intrare/ieire este cel indicat n figura 7.13. Poarta debiteaz

curent pe ieire n stare 1L i absoarbe n stare 0L intrarea comportndu-se invers(absoarbe pe 1L i debiteaz pe 0L). Din punctul de vedere al curenilor, standardizareadifer de la firm la firm, n funcie de posibilitile tehnologice. Aceasta nseamnc se pot folosi mpreun, n aceeai schem, circuite produse de firme diferite, subrezerva verificrii parametrilorfan-outn cazul ncrcrilor mai mari. Poarta standarda IPRS, reprezentat de circuitul CDB 400, este caracterizat de urmtorii cureni:

Se observ c FI = 1 i FO = 10. Curentul de scurtcircuit pe ieire este IOS = 30mA/VI = 0 V.

Viteza de lucru a porilor TTL standard variaz n funcie de productor, caorientare putnd fi luat un timp mediu de propagare tP = 10 ns. Condiiile de msurarea parametrilor de timp, precizate de catalogul IPRS, snt conforme ou figura 7.6, cu

urmtoarele precizri: se consider tensiunile logice de 0V (0L) i 3,5 V (lL), iar celetrei praguri V1 = 0,7 V, V2 = 1,5 V i V3 = 2,7 V. In acest fel se realizeaz definireaunivoc a timpilor de comutare (tTHL, tTLH) i de ntrziere (tPHL, tPLH). Puterea medieconsumat este de1020 mW/poart. Aceste cifre conduc la un factor de merit deaproximativ 0,1 nJ.

Pornind de la seria TTL standard, urmrind optimizarea diferiilor parametri irealizarea unor anumite faciliti, au fost dezvoltate alte cteva serii de circuiteintegrate de tip TTL. Compatibilitatea dintre serii se refer la dispunerea pinilor,tensiunea de alimentare, nivelele logice. De regul, seriile difer intre ele prin cureniide alimentare, timpii de propagare ai unele posibiliti speciale.

O prim serie derivat din cea standard este seria rapid HTTL (High speed

TTL). n scopul sporirii vitezei de lucru se recurge la creterea curenilor. Rezistoarelean valori mult mai mici, iar n etajul final se utilizeaz o configuraie Darlington.

79

Fig. 8.13. Traseele de curent care se nchid lainterconectarea porilor TTL.


80/94


81/94


82/94


83/94


84/94


85/94

familii, de tip NAND, este prezentat n figura 7.23. Schema funcioneaz n felulurmtor: dac intrrile snt n gol sau snt conectate la un potenial ridicat,tranzistoarele T1 i T2 snt blocate i T3 deschis; dac se aplic un semnal decomand care deschide unul sau ambele tranzistoare de intrare, baza tranzistorului T3se polarizeaz cu un nivel sczut, apropiat de potenialul masei, inferior potenialului

de emitor, i T3se blocheaz. Intervalul de tensiune n care are loc tranziia este mic,iar dioda Zener, DZ, are rolul de a axa acest interval la jumtatea tensiunii dealimentare. Etajul de ieire este bazat pe o schem cunoscut. Tranzistoarele T4i T5,nu pot conduce simultan. Cnd T4 este deschis, potenialul bazei tranzistorului T5 esteinferior potenialului emitorului i T5 este blocat. Cnd T4 este blocat, T5 este

polarizat prinR4 i poate debita curent pe sarcina conectat la ieire.Valorile componentelor din schem corespund circuitului H102, care, alimentat

la 16 V, opereaz cu urmtoarele nivele logice: pe intrare VILMAX = 6 V, VIHMIN = 8 V,iar pe ieire VOLMAX = 1 V, VOHMIN = 15 V. In acest fel se asigur margini de zgomot de5 V i respectiv 7 V. Capacitatea de ncrcare a ieirii este mare, FO >25.Dezavantajul principal al acestui tip de circuit, destinat nivelelor de integrare SSI i

MST, consta n utilizarea tranzistoarelorp-n-p care reduc viteza de lucru. Exist maimulte serii care opereaz cu nivele logice diferite, inclusiv n varianta open-collector,ntlnite i sub alte denumiri, HTL (High Threshold Logic) sau HNIL (High Noise

Immunity Logic)

8.2.2. PORI LOGICE MOS

Circuitele logice cu tranzistoare MOS se deosebesc substanial de cele bipolare,datorit caracteristicilor acestor tranzistoare. Examinnd o schem logic MOS, seconstat ca, de cele mai multe ori, ea conine numai tranzistoare. Uneori apar nscheme i capacitoare MOS, iar la borne diode de protecie. O parte din tranzistoare

ndeplinesc funcia de rezistor, fix sau comandat.Dup cum se cunoate, tranzistoarele MOS pot fi cu canal p sau n, din punctulde vedere al purttorilor, i cu canal indus sau iniial, dup modul de lucru. S-aurealizat circuite logice cu toate aceste tipuri de tranzistoare, unitar i mai ales ncombinaii. Evoluia circuitelor logice MOS a fost determinat de evoluiatehnologiilor MOS, care, aproape exclusiv, au fost dedicate acestor circuite. Auaprut, succesiv, circuitele logice PMOS (P-channelMOS), NMOS (N-channelMOS)

si CMOS (Complementary MOS).

Pori MOS statice. Vor fi prezentate n primul rnd circuitele logice PMOS iNMOS. Una din diferenele importante ntre aceste dou tipuri de circuite const nmobilitatea diferit a purttorilor, cu efect asupra vi-tezei de lucru. Din punctul devedere al logicii, dispozitivele PMOS snt realizate, de regul, n logic negativ, ntimp ce dispozitivele NMOS n logic pozitiv.

Cea mai simpl schem logic MOS este operatorul de negare, inversorul (figura7.24), realizat pe numai dou componente, dou tranzistoare MOS, unul de comand,T2 i unul de sarcin, T1. Tranzistorul T1 ar putea fi in principiu nlocuit de unrezistor, dar acesta ar ocupa o arie inadmisibil de mare. Din punctul de vedere alcanalului, cel mai uor de realizat este schema cu tranzistoare cu canal indus (EFET),deoarece necesit doparea numai a zonelor de surs i dren. Soluia nu este cea mai

bun, deoarece T1 trebuie s funcioneze ca surs de curent constant. Comportareacircuitului se mbuntete substanial dac tranzistorul T1 este de tip DFET, iar

poarta se leag la surs n figurile 7.25a i c snt prezentate comparativ ctevacaracteristici ale circuitelor ce utilizeaz ca sarcin tranzistoare cu canal indus,E(E-

85


86/94


87/94

Circuitele prezentate snt de tip dinamic proporional. Exist ns i alte tipuri depori dinamice. Astfel, schema din figura 8.31 este un inversor dinamic cuprencrcare. Circuitul din figura 8.28 prezint neajunsul c, dac T1 i T2 sntsimultan deschise, pe de o parte se creeaz un traseu de mic rezisten ntre VDD simas, iar pe de alt parte, n aceast situaie, tensiunea de ieire este proporional cu

raportul rezistenelor de conducie a celor dou tranzistoare (de unde i numele deoperator dinamic proporional).

Circuitul din figura 8.31 elimin acest neajuns, utiliznd dou semnale de tacti un numr sporit de tranzistoare. Primul semnal de comand activ ntr-un ciclu defuncionare este 1. El deschide tranzistoarele T1 i T1 realiznd prencrcareacapacitii C, la o tensiune foarte apropiat de VDD. n perioada activ a semnalului 2,

care nu se suprapune deloc cu 1, are loc descrcarea capacitii prin tranzistoareleT2, T2, T3, dac T3 este deschis de semnalul de intrare. In acest fel nu mai aparecalea de conducie intre VDD i mas, tensiunea pe capacitatea Cia valori convenabile(tinznd spre cele dou valori extreme, VDD i GND), iar consumul se limiteaz practicla curentul mic absorbit de capacitor. Principalul neajuns al schemei const incomplexitatea relativ mare pentru o poart destinat circuitelor LSI.

n figura 8.32 este prezentat o structur de operator dinamic cu dou faze detact, care realizeaz att comanda ct i alimentarea operatorului. Schema electriceste simplificat prin utilizarea a numai patru tranzistoare, ceea ce reduce aria ocupat

de operator. Deoarece se simplific i reeaua de interconectare, ne mai fiind necesaretrasee de alimentare, se obine o sensibil cretere a densitii de integrare n raport cu

87

Fig. 8.29. Schema deprincipiu a unei pori NAND

MOS dinamice

Fig. 8.30. Schema deprincipiu a unei pori NOR

MOS dinamice.

Fig. 8.31. Schema de principiu a unuiinversor MOS dinamic cu prencrcare.

Fig. 8.32. Schema de principiu a unuiinversor MOS dinamic cu alimentare de

la semnalul de tact.


88/94


89/94


90/94

consum suplimentar. Pentru schemele simple nu se pun probleme, dar n circuiteleLSI, acest consum poate deveni important. Porile NAND (figura 8.38) i NOR(figura 8.39) snt realizate prin combinaii inversoare. Fiecare intrare comand o

pereche de tranzistoare conectate n serie, ca n inversor (T1, T2 respectiv T3, T4),deschiznd unul din ele i blocndu-1 pe cellalt. La rndul lor, tranzistoarele de

acelai tip formeaz mpreun dou scheme logice cu funciile I i SAU (T1, T2respectiv T3, T4), conectate n serie pe traseul de alimentare. Dac schema SAU seafl conectat la VDD i schema I la VSS (GND), operatorul obinut este de tip NAND.Dac spre VDD se conecteaz schema I, iar schema SAU se conecteaz spre VSS seobine operatorul NOR. Simetria schemei permite schimbarea cu uurin a logicii(pozitive ori negative) sau a potenialului de referina (VDD sau VSS)

Un operator funcional des utilizat n circuitele logice CMOS este poarta detransmisie CMOS. Aceasta funcioneaz ca un ntreruptor analogic bilateral. Oschem de principiu pentru o poart de transmisie este dat n figura 7.40. Semnalulde intrare aplicat la bornax trece sau nu spre ieireay n funcie de starea de conduciea tranzistoarelor T1 i T2. Comanda de deschidere se aplic prin borna CEtranzistorului T2 i, dup o inversare realizat de T3, T4, tranzistorului T1. Acest modde comand este necesar deoarece T1, T3 snt tranzistoare complementare.

Conectarea circuitelor integrate CMOS n sisteme cu magistrale este nlesnitde existena, ca i n alte familii de circuite integrate logice, a circuitelor tip three-

state. O schem principial pentru un repetorthree-state este prezentat n figura 7.41.

ieirea y poate fi legat la o magistral, de oarece ea poate fi izolat prin blocareaambelor tranzistoare de ieire. Blocarea se realizeaz aplicnd porii tranzistorului T1tensiune de nivel 1L iar porii tranzistorului T2 tensiune de nivel 0L. Schema logiccombinaional realizeaz aceasta cnd pe intrarea se aplic o comanda de nivel 1L,indiferent de valoarea semnalului de intrarex. Dac intrarea este conectat la nivel0L, porile tranzistoarelorT1 i T2 primesc acelai semnal, unul dintre ele se deschidei valoarea logic a intrriix este transferat la ieireay.

90

Fig. 8.37. Schema deprincipiu a inversorului

CMOS elementar.

Fig. 8.38. Schema deprincipiu a unei pori

NAND CMOS.

Fig. 8.39. Schema deprincipiu a unei pori NOR

CMOS.

Fig. 8.40. Schema de principiu aunei pori de transmisie CMOS.

Fig. 8.41. Schema de principiu aunui repetor MOS tip three-state.

CE

CE


91/94


92/94

Asemenea familiei TTL i familia CMOS dispune de circuite cu ieirea n gol.Spre exemplu, n seria 4 000 B exist operatorul open-drain 40 107 (prezent i nvarianta MMC). Schema funcional a unui operator open-drain este prezentat nfigura 8.48. Ea conine o reea logic care realizeaz funcia logicfi un tranzistor deieire To de curent mare (tipic 132 mA). Destinaia i modul de utilizare snt similarecircuitelor open-collector din familia TTL, cu deosebirea ca, avnd posibilitatea slucreze la cureni mai mari, circuitele open-drain pot fi folosite direct n automatizri

(de exemplu la comanda tiristoarelor). Translaia de nivel logic, de la CMOSalimentat la 15 V, la TTL sau CMOS alimentat la 5 V, se poate lesne realiza utilizndcircuitele cu dubl alimentare ale seriei 4 000, de exemplu 4 009 (figura 8.48) i 4 010(figura 8.49). Dup cum se observ din schem, primul operator este i in-versor.Borna de alimentare VDD se conecteaz mpreun cu alimentarea circuitului de intraren interfa, n timp ce borna VCC se leag la alimentarea celui de ieire.

Ca i circuitele monocanal, circuitele CMOS au variante dinamice, unele din eleasemntoare cu cele dinti. 0 structur dinamic deosebit o reprezint cea cunoscutsub numele de Domino CMOS (figura 8.50). Funcia logic o asigur grupul detranzistoare T3, T4. In cazul ales, funcia implementat este SAU, dar poate fi aleasorice alt funcie. Tranzistoarele T1 i T2 snt comandate cu un semnal de tact, , carele deschide i le blocheaz alternativ. Cnd T1 este deschis, capacitatea Cse ncarc laun nivel apropiat de VDD. n acest timp, T2 este nchis, blocnd traseul de descrcare acapacitii. Cnd se inverseaz tactul , T1 se nchide, iar T2 se deschide. Dacgrupul logic (T3,T4 n acest caz) asigur un traseu deschis, capacitatea Cse descarc

prin el i T2. Dac nu, capacitatea Crmne ncrcat. Tensiunea de pe capacitate se

aplic la intrarea inversorului realizat pe tranzistoarele T5, T6, care formeaz etajul deieire. In acest mod, ieirea va furniza 0L pe durata deschiderii lui T1 i valoarea

92

Fig. 8.48. Schema de principiu acircuitului 4009 (seria CMOS4000B).

Fig. 8.49. Schema de principiu acircuitului 4 010 (seria CMOS 4 000 B).


93/94


94/94

Note de Curs Electronica

Documents

Transcript of Note de Curs Electronica