Modelos do Transistor MOS Lâminas adaptadas do curso do Rabaey
description
Transcript of Modelos do Transistor MOS Lâminas adaptadas do curso do Rabaey
Modelos do Transistor MOSModelos do Transistor MOS
Lâminas adaptadasLâminas adaptadasdo curso do Rabaeydo curso do Rabaey
What is a Transistor?
VGS VT
RonS D
A Switch!
|VGS|
An MOS Transistor
The MOS Transistor
PolysiliconAluminum
NN
NN
NN
PP
PoliPoli
Silício PolicristalinoSilício Policristalino
Óxido de SilícioÓxido de SilícioSiOSiO22
Silício Monocristalino
““Difusão N”Difusão N” Substrato PSubstrato P
cortecorte
planta baixaplanta baixa
Transistor MOSTransistor MOS
NN
NN
NN
PP
““Difusão N”Difusão N”
Substrato PSubstrato P
planta baixaplanta baixaContato
FonteFonte DrenoGrade
corte
canalcanal
Transistor MOSTransistor MOS
MOS Transistors -Types and SymbolsMOS Transistors -Types and Symbols
D
S
G
D
S
G
G
S
D D
S
NMOS Enhancement NMOS
PMOS
Depletion
Enhancement
Vcc
PMOS withBulk Contact
D
S
G B
NMOS withBulk Contact
G
D
S
PMOS Depletion
G
Transistor MOS - Princípio de FuncionamentoTransistor MOS - Princípio de Funcionamento
• Substrato P: alta concentração de “buracos” (cargas positivas).
• Regiões N: alta concentração de elétrons.
• Chave controlada por tensão
• Devido ao isolamento entre gate e source/dreno praticamente não há corrente no gate
• Tensão de threshold (Vth):
– tensão a partir da qual o transistor começa a conduzir.
n+n++ + + ++ + + +
NNNN
PP ““Difusão N”Difusão N”
FonteFonteDreno
Grade = 0 VGrade = 0 Vcanal “aberto”canal “aberto”
NNNN
PP
FonteFonte DrenoGrade = VCCGrade = VCC
canal “fechado”canal “fechado”
Transistor MOSTransistor MOS
Transistor MOS - Princípio de FuncionamentoTransistor MOS - Princípio de Funcionamento
• Voltagem aplicada no gate, em relação ao substrato, aumenta o número de elétrons no canal, aumentando sua condutividade
Vth = 0.82V
Ids
Vgs
gate
dreno
source
Vgs
Ids
Ids=2.2nA
Transistor MOS - Princípio de FuncionamentoTransistor MOS - Princípio de Funcionamento
• Vgs << Vt
– Cortado
• Vgs Vt
– Início da condução– Criação da zona depleção
• Vgs > Vt
– Conduzindo– Zonas lineares e saturado
n+
gate
n+
+ + + +
+ + + ++ + + +
n+
gate
n+
+ + + +
+ + + +
n+
gate
n+
+ + + +
- - - - - -
+ + + +
depleção
depleção
inversão
Influência das tensões dos terminaisInfluência das tensões dos terminaisTransistor MOSTransistor MOS
PP
fontefonte
NN++ NN++
VVdsds < V < Vgsgs -V -VttModo Não SaturadoModo Não Saturado(linear, resistivo, triodo)(linear, resistivo, triodo)
IIds ds depende de Vdepende de Vgsgs e V e Vdsds
= = 3,97 3,97 oo = 3,5 . 10= 3,5 . 10-13-13 F/cm F/cm
(permissividade do óxido)(permissividade do óxido) oxox
Influência das tensões dos terminaisInfluência das tensões dos terminaisTransistor MOSTransistor MOS
PP
fontefonte
NN++ NN++
VVdsds > V > Vgsgs -V -Vtt
Modo SaturadoModo Saturado
VVdsds VVgsgs - V - Vtt
pinch-off pinch-off
VVdsds
Os elétrons do canal são “Os elétrons do canal são “injetadosinjetados” ” na região de depleção do dreno e na região de depleção do dreno e aceleradosacelerados em direção ao source em direção ao source
A corrente no canal (IA corrente no canal (Idsds) é ) é
controlada por Vcontrolada por Vgs gs e praticamente e praticamente
independente de Vindependente de Vdsds
Curvas I-VCurvas I-VTransistor MOSTransistor MOS
VVGSGS = 1V = 1V
VVGSGS = 2V = 2V
VVGSGS = 3V = 3V
VVGSGS = 4V = 4V
VVGSGS = 5V = 5VVDS = VGS -VT
0 1 2 3 4 50 1 2 3 4 5 VVDSDS (V)(V)
IIDD (mA)(mA)
22
11
saturaçãosaturação
IIDD em função de V em função de VDSDS
linearlinear
Região lineaRegião linearr: : o transistor funciona como um resistor controlado por tensãoo transistor funciona como um resistor controlado por tensãoRegião de saturação: Região de saturação: o transistor funciona como uma fonte de corrente controlada por tensãoo transistor funciona como uma fonte de corrente controlada por tensão
VDS = 4.3V
VDS = 3.3V
VDS = 2.3VVDS = 1.3V
Vds < Vgs -Vt Vds > Vgs -Vt
SupondoVt= 0,7 volts
Transistor MOS - Princípio de Transistor MOS - Princípio de FuncionamentoFuncionamento
• Fatores que influenciam Ids:
– distância entre o source e o dreno (L)
– largura do dreno/source (W)
– tensão de threshold (Vth)
– espessura do isolante do gate (tox)
– a constante dielétrica do isolante
– a mobilidade dos portadores: elétrons ou lacunas – temperatura (t)
Modelo de CapacitânciasModelo de CapacitânciasTransistor MOSTransistor MOS
GG
DDSS
CCGDGDCCGSGS
CCDBDBCCGBGBCCSBSB
BB
CCGS GS - Capacitância gate-source- Capacitância gate-source
CCGD GD - Capacitância gate-drain- Capacitância gate-drain
CCSB SB - Capacitância source-substrato (bulk)- Capacitância source-substrato (bulk)
CCDB DB - Capacitância drain-substrato (bulk)- Capacitância drain-substrato (bulk)
CCGB GB - Capacitância gate-substrato (bulk) - Capacitância gate-substrato (bulk)
The Gate CapacitanceThe Gate Capacitance
tox
n+ n+
Cross section
L
Gate oxide
xd xd
L d
Polysilicon gate
Top view
Gate-bulkoverlap
Source
n+
Drain
n+W
Future PerspectivesFuture Perspectives
25 nm FINFET MOS transistor
Netlist SPICE
• vista 3D e layout
Gate
Source Dreno
W
L
Substrato P-
N+N+
Gate
Source
Dreno
SiO2
Netlist SPICE
GateSource Dreno
W
L
1/2 Ld
xjtox
• Parâmetros geométricos do dreno/source
Netlist SPICE
GatePerímetro
Área
• Capacitâncias do dreno/source
)//(:
)//(:
)22(.)(.22
mFoumFCJSWSPICEperímetrodeiacapacitâncC
mpFoumFCJSPICEáreaporiacapacitâncC
baCabCC
jp
ja
jpjad
a
b
Netlist SPICE
L
W
CGSOCGDO
CGBO
• Capacitâncias do gate
ei CgCgCg
CGBOLCGDOWCGSOWCg
CoxLWCg
).2().(.)extrínseca(
..)intrínseca(
Exemplo (1) de Netlist Spice
o1
vdd
i
M2
* inversor.MODEL nmos nmos level=2 vto=.82 uo=690 ....MODEL pmos pmos level=2 vto=-1.4 uo=231 ...
M1 o1 i vdd vdd pmos l=1e-06 w=2e-06 M2 o1 i 0 0 nmos l=1e-06 w=2e-06
vcc vdd 0 dc 5vin1 i 0 pulse (0 5 0 0.1N 0.1N 10N 20N)
.tran 0.5N 80N*.dc vin1 0 5 .05
.options post nomod nopage
.print tran v(i) v(o1) C1 o1 0 100fF.END
M1
vin1
drain
gate source
bulk
Vmin
Vmaxdelay
Exemplo (2) de Netlist Spice
Netlist Spice – Modelos dos transistores
.MODEL nmos nmos level=2 vto=.82 gamma=.76
+tox=2e-08 nsub=2.5e+16 xj=2.5e-07
+ld=1.25e-07 uo=690 ucrit=35000 uexp=0.35
+vmax=70800 cj=350u cjsw=450p cgdo=310p
+cgso=310p
.MODEL pmos pmos level=2 vto=-1.4 gamma=.76
+tox=2e-08 nsub=2.5e+16 xj=4.5e-07
+ld=4.7e-08 uo=231 ucrit=71000 uexp=.35
+vmax=320000 cj=540u cjsw=760p cgdo=300p
+cgso=300p
• .MODEL nmos N1 modelo NMOS designado como M1
• level=2 nível de modelagem
vto=.82 tensão de threshold (V)
• gamma=.76 threshold do substrato (V0.5)
tox=2e-08 espessura do óxido (m)
nsub=2.5e+16 dopagem do dreno/source (1/cm3)
• xj=2.5e-07 profundidade do canal (m)
ld=1.25e-07 tolerância na largura do canal (m)
uo=690 mobilidade do portadores (cm2/V.s)
• ucrit=35000 uexp=0.35 vmax=70800 limite do campo elétrico
• cj=350u cjsw=450p cgdo=310p cgso=310p capas. transistor
Netlist Spice – Modelos dos transistores
• Comparação entre diferentes tecnologias
ECDM20 ECPD15 ECPD12 ECPD10 ECPD07N P N P N P N P N P
Ld (µm) 0,15 0,2 0,325 0,300 0,125 0,1 0,125 0,047 0,075 0,021
Tox (A) 400 400 250 250 250 250 200 200 150 150
nsub 5,3e15 19e15 20e15 50e15 20e15 50e15 25e15 25e15 23,5e15 200e15
vto (V) 0,9 -0,9 0,7 -1,1 0,7 -1,1 0,82 -1,4 0,906 -0,917µ0 (cm2/vs) 510 175 510 210 510 210 690 231 553,8 220,7uexp 0,0192 0,0311 0,22 0,33 0,22 0,33 0,35 0,35 0,195 0,2168ucrit 1000 4720 24300 51000 24300 51000 35000 71000 50000 17600vmax 37900 37200 54000 47000 54000 47000 70800 320000 68150 70000
xj (nm) 500 600 400 500 400 500 250 250 55 550
gamma 0,49 0,92 0,65 0,87 0,65 0,87 0,76 0,78 0,807 0,618
Netlist Spice – Modelos dos transistores
• There are two components:
• Static Dissipation due to leakage current• Dynamic Dissipation due to:
» Switching transient current;
» Charging and discharging of load capacitances.
Power Dissipation in CMOS Circuits
• Static Dissipation:• Model describing parasitic diodes:
Power Dissipation in CMOS Circuits
• Static Dissipation:• The leakage current is described by the diode equation:
Power Dissipation in CMOS Circuits
Power Dissipation in CMOS Circuits• Static Dissipation:
• Dynamic Dissipation:
Power Dissipation in CMOS Circuits
Power Dissipation in CMOS Circuits
• Dynamic Dissipation: