1© 2014 The MathWorks, Inc.

コード生成製品の普及と最新の技術動向

MathWorks Japan

パイロットエンジニアリング部

東 達也

2

MBD概要

MATLABおよびSimulinkを使用した

モデルベース・デザイン（モデルベース開発）紹介ビデオ

3

MBDによる制御開発フローとコード生成製品の活用

制御仕様設計

制御ソフト設計

MILS

（プラント協調

シミュレーション）

組込みコード自動生成

コード検証（PILS）

HILS（プラント模擬装置によるソフト試験）

実機評価適合

MILS: Model In the Loop Simulation

RCP: Rapid Control Prototyping

PILS: Processor In the Loop Simulation

HILS: Hardware In the Loop Simulation

制御設計の最適化で性能改善

設計図ですぐに挙動確認

グラフィカル環境で作成・理解が容易

RCP（コントローラ試作による実験）

シミュレーションモデル開発

4

シミュレーションモデル開発

Toyota Racing Developmentにおける取り組み例

振動テスト

風洞テスト

走行テスト

データ解析

計測・データ収集

シミュレーションモデルパラメータ最適化

シミュレーションモデルの精度向上が重要

5

MBDによる制御開発フローとコード生成製品の活用

制御仕様設計

制御ソフト設計

MILS（プラント協調

シミュレーション）

組込みコード自動生成

コード検証（PILS）

HILS（プラント模擬装置によるソフト試験）

実機評価適合

制御モデルをデバイス実装モデルをテストベンチに再利用

MILS: Model In the Loop Simulation

RCP: Rapid Control Prototyping

PILS: Processor In the Loop Simulation

HILS: Hardware In the Loop Simulation

RCP（コントローラ試作による実験）

制御モデルで実機実験

現場・実機試験の回数削減

6

手法 動作物・動作環境 主な検証内容

MILS(Model In the Loop

Simulation)

制御モデル処理内容の妥当性検証

RCP(Rapid Control

Prototyping)

制御仕様のリアルタイム動作検証、制御周期/パラメータの妥当性検証。

PILS(Processor In the

Loop Simulation)

コードとオリジナルモデル処理の等価性検証。ターゲットCPU上で、コントローラのコード部分とコードの実CPU演算、クロスコンパイラ/リンカ設定の影響を評価。処理時間、メモリ使用量評価。

HILS(Hardware In the Loop

Simulation)

プラントモデルをリアルタイムシミュレータで動作させ、ターゲットCPU上で、CPU周辺、実行管理、I/Oドライバを含めたコントローラコード全体のリアルタイム動作を検証。

各種シミュレーション手法

モデル

ホスト(PC)

コントローラ

モデル

ホスト(PC)

プラント

コード

ターゲットCPU

モデル

ホスト(PC)

コントローラ プラント

コード

ターゲットCPU

コード

リアルタイムシミュレータ

コントローラ プラント

コード

リアルタイムシミュレータ

実機

コントローラ プラント

C

C

C

C

7

組込みコード自動生成製品の普及様々な分野で活用されています

General Motorsハイブリッド制御

Wärtsilä産業用ディーゼルエンジン

Alstom鉄道用電力変換システム

DaimlerChryslerクルーズコントロール制御

小野測器高精度車速計

ミツバリバーシングワイパー制御

8

最新の技術動向： 規格対応

機能安全航空機：DO-178, ARP4754

ツール認定(Embedded Coder)

産業： IEC61508

鉄道： EN50128

自動車： ISO26262

AUTOSARソフトウェアアーキテクチャー標準化と再利用

広く量産車開発に適用

Alenia Aermacchi

Autopilot software

Airbus Helicopter

Flight software

プロセスで品質を確保ツールで作業効率を改善

9

シングルCPU

最新の技術動向： マルチコアプロセッサ実装高い処理能力が必要な組込みシステムへ向けて

性能

機能の自由度

専用H/W

専用H/W： FPGA, ASIC

SIMD： Single Instruction Multiple Data

1つの命令で複数のデータを扱う処理方式

CPU＋専用H/W

CPU＋SIMD

コア マルチCPU

適用例： 先進運転支援システム高精度モーター制御システム

FPGA,

ASIC

Xilinx Zynq,

Altera SoC

などルネサスMX-G,

NVIDIA Tegra,

ARM Mali など

ルネサスV850マルチコア

Analog Devices

Tiger SHARC

ARMマルチコア など

10

マルチCPU向けコード生成ルネサスV850マルチコア向けの取り組み

Multicore Coder for PILS（試作）– Simulinkモデルからマルチコア用コードを生成

– PILSによる動作検証、性能検証が可能な開発環境

注 : TLV by TOPPERS Project

Multicore Coder for PILSの動作例

マルチCPU

注 : TLV by TOPPERS Project

11

CPU+SIMDコア向けコード生成ルネサスMX-G向けの取り組み

PILSを活用したMX並列プロセッサ向けソフトウェア開発環境– MX向けSimulinkブロックセット開発

– Simulinkとマイコン開発環境の連携動作

CPU＋SIMD

コア

12

CPU+専用H/W向けコード生成Xilinx Zynq C+HDLコード生成への取り組み

Simulinkの１モデルから、ARM用Cコードと、FPGA用HDL

コードを生成。

ARMとFPGA間のI/Fコードも同時に自動生成。

CPU＋専用H/W

13

always @(posedge clk or posedge reset)

begin : FF0_process

if (reset == 1'b1) begin

FF0_out1 <= 8'sb00000000;

end

else begin

FF0_out1 <= In1;

end

end

assign Gain0_out1 = 3 * FF0_out1;

always @(posedge clk or posedge reset)

begin : FF1_process

. . . .

end

assign Gain1_out1 = 5 * FF1_out1;

assign Add_out1 = Gain_out1 + Gain1_out1;

専用H/W向けコード生成 by HDL Coder

FPGA/ASIC向けVHDL/Verilogコード生成

VHDL(IEEE 1076-2002),

Verilog(IEEE 1364-2001)

⇒ASIC/FPGA用合成ツールに対応

パイプライン、リソース共有設定

HDLコシミュレーション/FILによるコード・実機検証FIL: FPGA In the Loop

Altera QuartusII / Xilinx ISE連携クリティカルパス表示、ボード実装

ASIC/FPGA

HDL Coder

モデル

VHDL

Verilog

専用H/W

14

まとめコード生成製品の普及と最新の技術動向

コード生成製品は広く普及しています。– 活用シーン

RCP(Rapid Control Prototype)

組込みコード自動生成とコード検証

HILS(Hardware In the Loop Simulation)

– シミュレーションモデルの精度向上が重要

機能安全、AUTOSARなど、規格準拠でも活用– 製品実績多数、ツールの活用で工数削減

マルチコア実装への取り組み– 並列化から専用H/Wコアの活用へ