Literaturverzeichnis

Verzeichnis wichtiger Abkiirzungen:

ACM CACM IEEE JACM JCSS LNCS TOPLAS

Association for Comupting Machinery Communications of the ACM

Institute of Electrical and Electronics Engineers Journal of the ACM

Journal of Computer and System Sciences Lecture Notes in Computer Science I Transactions on Programming Languages and Systems

199

Advances Micro Devices: Am 2900 Bipolar Miroprocessor Family, Sunnyvale/California 1976

Aho, A.V.; Hofcroft, J.E.; Ullman, J.D.: The Design and Analysis of Computer Algorithms. Addison-Wesley 1974

Ammon, P.: IC-Technik: Grenzen der Integration, Grenzen der Geschwindigkeit, Markt und Technik Heft 35 (1985), 18-20 bzw. Heft 36 (1986), 26-29

Backus, J.: Can Programming be Liberated from the von Neumann Style? A Functional Style and its Algebra of Programs, CACM 21 (1978), 613-641

Baskett, F.; Keller, T.W.: An Evaluation of the Cray-l Computer; in: Kuck, D.J.; Lawrie, D.H.; Sameh, A.H.: High Speed Computer and Algorithm Organization, Academic Press 1977, 71-84

Batcher, K.E.: Design of a Massively Prallel Processor, IEEE Trans. on Computers, C-29 (1980), 836-840

Batcher, K.: Mpp - A Massively Parallel Processor. Proc. 1979 Intern. Conf. on Parallel Processing, 21-24, August 1979, Bellaire/Michigan, 249

Bell, C.G.; Newell, A.: Computer Structures: Readings and Examples, McGrax-Hill 1971

Benes, V.E.: Mathematical Theory of Connecting Networks and Telephone Traffic, Academic Press 1965

Berg, H.K.: Firmware-Engineering - Eine Ubersicht, Informatik-Spektrum 3 (1980), 87-104

Bode, A.; Handler, W.: Rechnerarchitektur, Springer-Verlag 1980

Bode, A.; Handler, W.: Rechnerarchitektur II, Springer-Verlag 1983

200 Literaturverzeichnis

Bond, J.: Architectural Acvances Spur 32-Bit Micros, Computer Design, 6/84, 125-136

Bramer, M.: The Japanese Fifth Generation Computer Project; in: Burns, A. (ed.): New Information Technology, E. Horwood Ltd. 1984, 148-159

Broomell, G.; Heath, J.R.: Classification Categories and Historical Development of Circuit Switching Topologies, ACM Computing Surveys 15 (1983), 95-133

Chen, T.C.; Schlag, M.D. F.; Wong, C.K.: The Hypercube Connection Network, IBM Research Report RC 10219, Yorktown Heights 1983

Christian, K.: Examine architekctures when evaluating Ps, EON, 10/83, 193-201

Chu, Y.: Computer Organization and Microprogramming, Prentice-Hall 1972

Claus, Y.: Die mittlere Additionsdauer eines Paralleladdierwerks, Acta Informatica 2 (1973),278-291

Coffman Jr., E.G.; Denning, P.J.: Operating Systems Theory, Prentice-Hall 1973

Compte, D.; Hifdi, N.: Lau Multiprocessor: Microfunkctional Description and Technologiacal Choice. Proceedings of the 1st European Conference on Parallel and Distributed Processing, Ed. J.C. Syre, 14-16 Febr. 1979, Toulouse, France, 8-15

Control Data Corporation, Cyber 170/Technical Manual. Die neue Generation: 16-Bit­Mikroprozessoren, Elektronik Entwicklung, 4/1980, 12-25

Cray Research, Inc.: The Cray X-MP Series of Computers, Publication MP-OOOIA, Minneapolis 1983

Digital Equipment Corp.: Y AX Hardware Handbook, Maynard/Massachusetts 1985

Eberhard, L.; Riechmann, C.; SchOtt, A.: Datenbankmaschinen - Uberblick Ober den derzeitigen Stand der Entwicklung, Informatik-Spektrum 4 (1981), 31-39

Eckelmann, P.: Architektur und Anwendung des Transputers, Elektronik Heft 4 (1984), 59-65

Fehr, E.: Funktionale Programmierung, Informatik-Spektrum 5 (1982), 194-196

Flynn, M.J.: Some Computer Organizations and Their Effectiveness, IEEE Trans. on Computers, C-21 (1972), 948-960

Gentleman, W.M.: Some Complexity Results for Matrix Computations on Parallel Processors. J.ACM 25 (1978), 112

Geyer, J.: 32-Bit-Mikrocomputer besitzt neuartige Architektur (iAPX 432), Elektronik, 5/81

Literaturverzeichnis 201

Giloi, W.K.: Rechnerarchitektur, Springer-Verlag 1981 (Reihe Heidelberger Taschenbiicher Nr.208)

Hayes, J.P.: Computer Architectures and Organization, McGraw-Hill 1978

H!1ndler, W.: On Classification Schemes for Computer Systems in the Post-von­Neumann-Era, Proc.4, GI-Jahrestagung 1974, Springer LNCS 26 (1975), 439-452

Heller, D.: A Survey of Parallel Algorithms in Numerical Linear Algebra. SIAM Review 20 (1978), 740

Hockney, R.W.: Jesshope, C.R.: Parallel Computers. Adam Hilger Ltd., Bristol 1981

Hoffmann,R.: Rechenwerke und Mikroprogrammierung, Oldenbourg-Verlag, 1983

Hol3feld, F.: Parallele Algorithmen, Informatik-Fachberichte Nr.64, Springer-Verlag 1983

Hsiao, D.K. (ed.): Advanced Database Machine Architecture, Prentice-Hall 1983

IBM Deutschland GmbH: IBM System/370, IBM Form GA-12-1040-2, 1974

Johnson, D.: The Intel 432: A VLSI Architecture for Fault-Tolerant Computer Systems, IEEE Computer, 8/84, 40-48

Jones, A.K.; Schwarz, P.: Experience Using Multiprocessor Systems - A Status Report. Computing Surveys, Vo1.l2, 2, Junge 1980, 121-165; MC 68000 Technical Manual (CPU) und MC 68451 Technical Manual (MMU) Motorola Semiconductors.

Kuck, D.J.: The Structure of Computers and Computations. Vol.l. Wiley & Sons, New York 1978

Kung, H.T.; Leiserson, Ch.E.: Systolic Arrays (for VLSI); in: Duff, J.S.; Stewart, G.W. (ed.): Sparse Matrix Proceedings 1978, 256-282

Lemme, J.M.; Rice, J.R.: Speedup in Parallel Algorithms for Adaptive Quadrature. J.ACM 26 (1979), 65

Levine, R.D.: Supercomputers, Scientific American 246 (1982), Heft 1, 118-135 (deutsche Ubersetzung erschienen in Spektrum der Wissenschaft Heft 3 (1982), 26-43)

Mead, C.; Conway, L.: Introduction to VLSI Systems, Addison-Wesley 1980

Metcalfe, R.M.; Boggs, D.R.: Ethernet: Distributes Packet Switching for Local Computer Networks, CACM 19 (1976), 395-404; nachgedruckt in (Siewiorek et al. 82), Kap.26

Muller, D.E.; Prep arata, F.P.: Restructuring of Arithmetic Expressions for Parallel Evaluation. H.ACM 23 (1976), 534

202 Literaturverzeichnis

Munro, I.; Paterson, M.: Optimal Algorithms for Parallel Polynomial Evaluation. J.Comput.Syst.Sci.7 (1973), 189

Oberschelp, W und Vossen, G.: Rechneraufbau und Rechnerstrukturen, OIdenbourg­Verlag, 1986

Organick, E.I.: A Programmer's View of the Intel 432 System, 1983, McGraw-Hili Book Company

Prince, B.: Entwicklungen und Trends bei MOS-Speicherbausteinen, Elektronik Heft 10 (1983), 47-50

Ramamoorthy, C.V.; Li, H.F.: Pipeline Architekcture, ACM Computer Surveys 9 (1977), 61-102

Rauscher, T.G.; Adams, P.M.: Microprogramming: A Tutorial and Survey of Recent Development, IEEE Trans. on Computers C-29 (1980), 2-20

Russel, R.M.: The Cray-l Computer System, CACM 21 (1978),63-72

Schnupp, P.: Rechnernetze - Entwurf und Ralisierung, de Gruyter, 2. Auflage 1982

SchUtt, D.: Parallelverarbeitende Maschinen, Inforamtik-Spektrum 3 (1980), 71-78

Shapiro, H.D.: Theoretical Limitations on the Use of Parallel Memories. Ph.D.Thesis, University of Illinois at Urbana - Champaign, 1976

Shridhar, T.; Hayes, J.P.: A Functional Apprach to Testing Bit-Sliced Microprocessors, IEEE Trans. on Computers C-30 (I981), 563-571

Siegel, H.J.: A Model of SIMD Machines and a Comparison of Various Interconnection Networks, IEEE Trans. on Computers C-28 (I979), 907-917

Siewiorek, D.P.; Bell, C.G.; Newll, A.: Computer Structures: Principles and Examples, McGraw-Hili 1982

Sloan, M.E.: Computer Hardware and Organization, SRA 1976

Sokolowsky, P.: Aufbau und Arbeitsweise von Arbeitsspeichern, Htithig, 1976

Sokolowsky, P.(Hrsg.), Lange, Krings, Milde: Rechnerstrukturen, Serie in technika, Basel, 1983-1985

Spaniol, 0.: Arithmetik in Rechenanlagen, Teubner 1976

Spaniol, 0.: Konzepte und Bewertungsmethoden fUr 10k ale Rechnernetze, Informatik­Spektrum 5 (1982), 152-170

Stone, H.S. (ed.): Introduction to Computer Architecture, SRA, 2. Auflage 1980

Swan, R.J.; Fuller, S.H.; Siewiorek, D.P.: Cm· - A modular, multi-icroprocessor. AFIPS Conference Proceedings Vol.46, 1977, National Computer Conference, 637-644

Literaturverzeichnis 203

Tafel, J.: Datentechnik. Grundlagen, Baugruppen, Gerfite, Hanser-Verlag 1978

Tafel, J.; Kohl, A.: Ein- und Ausgabegerfite der Datentechnik, Hanser-Verlag 1982

Tanenbaum, A.S.: Computer Networks, Prentice-Hall 1981

Thurber, K.J.: Large Scale Computer Architecture - Parallel and Axxociative Processors, Hayden Book Company, Inc., Rochelle Park, N.J., 1976

Ullman, J.D.: Computational Aspects of VLSI, Computer Science Press 1984

Vollmar, R.: Algorithmen in Zellularautomaten, Teuber 1979

Wakerly, J.F.: Microcomputer Architecture and Programming, Wiley 1981

Watson, W,J.: The TI ASC - A Highly Modular and Flexible Super Computer Architekcture, AFIPS Conf. Proc. 41 Part I (1972), 221-228

Weicker, R.: Neuere Konzepte und Entwiirfe fUr Programmiersprachen, Informatik­Spektrum(1978), 101-112

Wulf, W.A.; Bell, C.G.: C.mmp - A multi-miniprocessor, Proceedings of the Fall Joint Computer Conference 1972, 765-777

Yau, S.S.; Fung, H.S.: Associative Processor Architecture - A Survey, ACM Computing Sureys 9 (1977),3-27

Zakharov, V.: Parallelism and Array Processing, IEEE Trans. on Computers C-33 (1984),45-78

Zolnowsky, J; Tredennick, N.: Design and Implementation of System Features for the MC 68000, Proc. COMPCON Fall Conf. 1979, 2-9

204

Sachwortverzeichnis

abstrakte Datentypen 6 Addierer, Halb- 13 -, Parallel- 16 -, Voll- 13, 14 Adresse, direkte 89 -, virtuelle 137 Adressierung, indirekte 89 -, inharente 89 -, relative 89 -, unmittelbare 89 Adrellbus 108 Adrefiregister 102 Alterungsmatrix 137 ALU8 Anforderungsleitungen 122 Anwenderzustand 134 Arbeitsspeicher 36 Architektur 125 - ohne Befehlszahler 131 -, RISC- 159 ff. -, SIMD/MIMD- 180 ff. Architekturen, fehlertolerante VLSI- 175 ff. -, innovative 159 -, objektorientierte 142 arithmetic logic unit 8 Array 7, 193 f. Assoziativspeicher 57,74,77 asymmetrische Systeme 154 asynchrone Kommunikation 118 Aufzeichnungsverfahren 61 -, gruppencodiertes 65, 66 Ausfalltoleranz 4, 156, 195 Ausgabe 94

Bandspeicher 70 Basis 12 - adrellregister 88 BCD-Zahlen 11 BedingungsschlUssel CBS) 81 Befehlsadresse 82 BefehlsIange 82 Befehlspipeline 148 Befehlszahler 82 Benutzbarkeit 4 Benutzerprogramme 140 Benutzerstelle 6 Benutzungszahler 137 Betriebsmittel 140 4-Bit-Verg1eicher 22 Bitslice-Prozessoren 24 bus grant 122 - request 122

Bus, Adrell- 108 -, Daten- 108 -, Ein-/Ausgabe- 108, 109 -, Q-122 -, S- 122 -, Speicher- 109 -, Steuer- 108 -, Token 198 -, VME-122 - protokoll 117 Busse 189 f. Busstrukturen 100 ff.

CIO Cache 36, 71, 72 ff. CAM 57, 74 Carnegie Mellon Universillit 169 carrier sense multiple access 198 Carry 10 CD 70,198 Chaining 165 Charakteristik 12 Circuit-switching-Netzwerk 188 CMOS 46 CodeschlUssel (C) 82 collision detection 198 Compact Disk 70 contents adressed memory 57 CPU 125 CRA Y -Computer 163 CRC 66,67 CSMA-Verfahren 198 CSMA/CD-Protokoll 198 cube 193 CYBER 170 162 cycle stealing 112 cyclic redundancy check 66

daisy chain 115 DAP 167 Darstellung, normalisierte 12 Datenbus 108 Datenflull-Prozessoren 175 ff. Datenpipeline 146 Datentypen, abstrakte 6 datenunabhangige Operationen 139 dedicated 188 deterministische Zugriffsprotokoll 197 direct memory access 75 direkte Adresse 89 Diskettenspeicher 69 Distanz 88

Sachwortverzeichnis

Distributet Array-Prozessor 167 Divident 31 Division 30 Divisor 31 DMA 75, III DMA-Controller 112 DRAM 51 Drei-Bus-Struktur 105 f. Dualzahlen 8 DV-Anlage, Leistung 139 dynamische Fehlertoleranz 173 - RAM 49 - Verbindungsnetzwerke 193 dynamisches Netzl88

Echtzeitverarbeitung 2 EEPROM 54, 56 effektive Operandenadresse 88 f. Ein-/ Ausbage-Bus 108 f. Ein-/ Ausgabe-Prozessoren 126 Ein-Bus-Struktur 105 f. EinadreB-Maschine 129 EinadreBrechner 80, 87 Einerkomplementzahl 9 Eingabe 94 Einprozessor-Systeme 7 eintrittsinvariante Unterprogramme 132 elementare Programmstrukturen 80 Emulator 91 Entstehen des Ubertrags 17 EPROM 54 Erweiterbarkeit 4 Ethernet 198 Even parity check 37 Execution-Phase 138 expliziter Parallelismus 7 Exponent 12, 33 Exponentenunterlauf 13,34 Exponenteniiberlauf 13,34

Fehlerkorrigierende Methoden 39 fehlertolerante Systeme 172 - VLSI-Architekturen 175 ff. Fehlertoleranz, dynamische 173 Feld 193 - rechner 149 Fetch-Phase 138 Firmware 91 FlieBbandprozessoren 145 floating gate 55 Flynn-Notation 143 Fortleitung eines Ubertrags 17 Front- und Back-End-Rechner 144 Fundamentalsystem 79 funktionale Sprachen 186 Funktionsbitsteuerung 89

Gateway 196 Gatterlaufzeit 15 Gleitkomma-Rechenwerke 32 Gleitkommazahlen 12

205

Grundbefehlsarten 80 gruppencodiertes Aufzeichnungsverfahren 65,66

Halbaddierer 13 Halbleiterspeicher 44 Hardware-Betriebsmittel 5 Hardware-Struktur 5 Hauptspeicher 36 Hochleistungsrechner I homogene Systeme 154

IEEE-488 122 IEEE-796 122 IEEE-802 198 imperative Sprachen 186 impliziter Parallelismus 7 Indexregister 88 indirekte Adressierung 89 Informationsstruktur 5 Informationstyp 128 inharente Adressierung 89 innovative Architekturen 159 input/output acknowledge 118 -/- request 118 INTA 114 Interface 111 -, paralleles 120 -, serie lles 120 interrupt acknowledge 114 - request 113 Interrupt-Service-Routine 113 Interrupt-Steuer-Baustein, programmierbarer 97 Interrupt-Vektor 114 Interruptregister 94 Interrupts 93, 111 ff., 132 INTR 113 IOACK 118 lOR 118 ISO-Referenz-Modell

Jobs 140

Klassifikationen von Handler 143 kodierte Steuerung 90 Kommunikation 140 -, asynchrone 118 Kommunikationsregeln 5 Kommunikationstechniken 116 ff. Konfliktlosungsstrategien 188 Konstruktionsprinzipien 4 Kontrollstruktur 5 Kooperationsregeln 5 Korrekturwort 42 Kreuzschienenverteiler 170, 193

LAN 197 Last im System 174 least recently used 74 Leistung 4 - einer DV-Anlage 139 Leitwerk 80

206

LIFO-Speicher 132 links 177 Localnet 198 lokale Netze 197 longitudinal redundancy check 66 LRC66 LRU 74, 77 LRU-Strategie 137

magnetomotorische Speicher 61 mail box 192 Mantisse 12,33 Mapping 75, 76 Maschinenfeh1er 93 master-slave Organisation 154 Megaflops 152 memory managing unit 75 Methoden, Fehlerkorrigierende 39 Mikroprogramme 91 Mikroprogrammsteuerung 32, 90 MIMD 143, 169 MISD 143 MMU75 '" modularer Multi-MikroproFssor Cm 171 f. Multi-Mikroprozessor Cm ,modularer 171 f. Multi-Miniprozessor C.mmp 169 Multibus 122 Multiplikation, Parallel- 25 -, Serien- 25 -, Tabellen- 27 Multiplizierwerke 24 MUltiprozessor-Systerne 7 Multiprozessoren 153 ff. Multiprozessorsystem 195

Nanoprogrammierung 92 Netze, lokale 197 Netzprotokolle 196 Netzwerk, Circuit-switching- 188 -, Packet-switching- 189 nicht deterministische Protokolle 197 Nicht-Wiederherstelltechnik 31 nichtsequentielle Rechner 138 - Rechnerstruktur 138 NMOS 47 normalisierte Darstellung 12 Nutzinformation 37 Nutzwort42

objektorientierte Architekturen 142 Occam 177 Offset-Zahl12 Operandenadresse, effektive 88 f. Operandenteil 81 Operationen, datenunabhangige 139 Operationsprinzip 5 Operationsteil 81 Organisationszustand 134 OV 10 Overflow 10

Sachwortverzeichnis

Packet-switching-Netzwerk 189 Paralleladdierer 16 parallele Rechnerstruktur 138 paralleles Interface 120 Parallelismus, expliziter 7 -, impliziter 7 Parallelitlit 2 Parallelmultiplikation 25 Parallelvergleicher 21 Paritlitsbit-Generatormatrix 40 Paritlitspriifung 37 PC-Netzwerke 3 PIC 97 Pipeline-Prozessoren 145 Pipelines 7 Pipelining des Mikroprozessors 80286 148 Plattenspeicher 67 PMOS 47 polling 112 Prioritliten 93 programmbedingte Unterbrechung 93 programmierbarer Interrupt-Steuer-Baustein 97 Programmlogik 80 Programmstatus 81 Programmstatuswort 81, 94 Programmstrukturen, elementare 80 Programmunterbrechungen 93, Iliff. PROM 53 Prozeduren 132 Prozessor, Distributet Array- 167 Prozessoren, DatenfluB- 175 ff. ProzeBsynchronisation 153 Priifelemente 38 Priifinformation 37 Pseudotetraden 11 Pufferspeicher 127 Punkt-zu-Punkt-Verbindung 188

Q-Bus 122 Quotient 31

RAM, Dynamische 49 -, Statische 45 Rechenwerke 8 -, G1eitkomma- 32 Rechenzeit 15 Rechner, nichtsequentielle 138 -, Tandem-NonStop- 173 - architektur 3, 5 - netze 195 Rechnerstruktur, nichtsequentielle 138 -, parallele 138 Rechnerverbund 195 Register 36 -, AdreB- 102 -, BasisadreB- 88 -, Index- 88 -, Interrupt- 94 relative Adressierung 89 - Speicherkosten 36

Sach wort ve rzeichnis

Richtungsschrift 63 Richtungstaktschrift 63, 64 Ring 192 RISC-Architektur 159 ff. ROM 52 RS-232-C 122

S-Bus 122 Schattenpaar 176 Schreib-Lese-Kopf 68 Segmentierung 77 Seitenadresse 71 Seitenadressierung 70 Sektorformate 67 Sekundarspeicher 36 serielles Interface 120 Serienaddierwerke 16, 19 Serienmultiplikation 25 shared 188 Signalprozessoren 184 SIMD 143 SIMD/MIMD-Architektur 180 ff. SISD 143 SISD-Rechner 129 Skalarrechner 151 speed up des Array-Prozessors 150 - - einer Pipeline 147 Speed-up 158 Speicher 36 -, Arbeits- 36 -, Assoziativ- 57 -, Assoziativ-74, 77 -, Band-70 -, Disketten- 69 -, Halbleiter- 44 -, Haupt- 36 -, magnetomotorische 61 -, Platten- 67 -, Puffer- 127 -, Sekundar- 36 -, virtuelle 71, 76 ff. - -Schaltkreis 48 - bus 109 - kopplung 192 - kosten, relative 36 - organisation 70 - schutzschlUssel (S) 82 - verwaltung 70 Spezialrechner 3 Sprachen, funktionale 186 -, imperative 186 stack pointer 132 Stapelzeiger 132 statische RAM 45 - Verbindungsnetzwerke 189 ff. status checking 112 Stern 193 Steuer bus 108 Steuerung, Funktionsbit- 89 -, kodierte 90 -, Mikroprogramm- 90

Steuerungsphase 83 Strategie, LRU- 137 -, Zeitscheiben- 135 Supercomputer 1 Supervisionsaufruf 93 Supervisionszustand 134 Suprenum 181 symmetrische Systeme 154 synchrone Obertragung 117 Synchronisation 140 Systeme, asymmetrische 154 -, Einprozessor-7 -, fehlertolerante 172 -, homogene 154 -, Multiprozessor-7 -, symmetrische 154 -, transaktionsorientierte fehlertolerante 172 -, verteilte 155 Systemkontrolle, verteilte 7

Tabellenmultiplikation 27 Tandem-NonStop-Rechner 173 TDMA 197 Teilaufgaben 140 Tetraden 11 time division multiple access 197 Timesharing-Bertiebssysteme 135 Token Bus 198 - Ring 198 - -Verfahren 197 transaktionsorientierte fehlertolerante Systeme 173 Transistor 47 Transputer 177 ff. - -Kopplung 179 Tristate-Ausgang 102 - -Treiber 48

Unibus 122 Universalrechner 3 unmittelbare Adressierung 89 Unterbrechung, programmbedingte 93 Unterprogramme 132 -, eintrittsinvariante 132 Oberlauf-Status-Bit 10 Obertrag IO Obertrags, Entstehen des 17 -, Fortleitung eines 17 - -Flip-Flop 18 Obertragung, synchrone 117

V.24-Schnittstelle 122 VAS 19 Vektorverarbeitung 150 Verarbeitungsknoten 188 Verarbeitungsphase 85, 86 ff. Verbindungsnetzwerke, -,dynamische 193 -, statische 189 ff. Verbindungsweg 188 Vergleicher, 4-Bit- 22 - Parallel- 21

207

208

Vergleichsbefehle 20 Vermittlungseinrichtungen 193 verschrankt 73 verteilte Systeme 155, 195 - Systemkontrolle 7 vertical redundancy check 66 4-Bit-Vergleicher 22 virtuelle Adresse 137 - Speicher 71, 76 ff. VLSI-Architekturen, fehlertolerante 175 ff. VME-Bus 122 Volladdierer 13, 14 VolladdiererlSubtrahierer 19 Vollstandige Vernetzung 192 Von-Neumann-Architektur 125 Von-Neumann-Flaschenhals 129, 138 Von-Neumann-Operationsprinzip 7 Von-Neumann-Rechner 131 Vorrechner 166 Vorzeichenzahl9 VRC66

Wartbarkeit 4 Wechselschrift 61,62 Wechseltaktschrift 64 f.

Wiederherstelltechnik 30 -, Nicht- 31 Workstationen 3 Wortadresse 71 WUrfel193

Zahlen, BCD- II -, Dual- 8 -, G1eitkomrna- 12 - darstellungen 8 Zahlerschleife 86, 87 zeitliche Entkopplung 192 Zeitscheiben-Strategie 135 Zentraleinheit 79 Zentralprozessor 125 Zugriffskonflikte 188

Sachwortverzeichnis

Zugriffsprotokol, deterministisches 197 -, nicht deterministisches 197 Zustandsleitungen 122 ZustandsschlUssel 81 Zuverliissigkeit 36 Zwei-Bus-Stl"Jktur 105 f. Zwei-Bus-System 109 Zwei-Phasen-Schema 129 ZweiadreBrechner 86 Zweierkomplementzahl9

Otto Lange und Gerhard Stegemann

Datenstrukturen und Speichertechniken 2., durehgeseheneAuflage 1987. X, 254 Sei­ten mit 76Abbildungen, 9 Tabel/en und zahi­reiehen Beispie/en. 16,2 x 22,9 em. Karto­niert.

LANGE STEGEMANN

OAlENSTRUKTUREN UNO SPEIOiERTfOtNIKEN

Der Inhalt dieses Buches ist aus mehreren V1EWEG

Grundlagenvorlesungen ausgewahlt und richtet sich an Studenten von Universitaten und Fachhochschulen der Bereiche Elektro-technik, Informatik, Technische Informatik und Betriebswirtschaft. Fur diese sind Kenntnisse uber Datenstrukturen unverzichtbar. Das Wissen uber die mathematischen Modelle, die programmiersprach­liche formale Beschreibung von Datenstrukturen und die Techniken der Darstellung von Datenstrukturen in Speichern gehbren als Grund­lagen heute zum Rustzeug. Voraussetzungen zum Verstandnis des Lehrstoffs sind die Grundlagen der elektronischen Datenverarbeitung sowie Kenntnisse in wenigstens einer Programmiersprache. Die Darstellung des Stoffes ist durch die zahlreichen Beispiele anschaulich. Eine mathematische Formalisierung erfolgt nur soweit, wie sie zur prazisen Darstellung notwendig ist.

Gerhard Schweizer, Thomas Wunsch und Alois Fadini

Mikrorechner Architektur und Programmierung Herausgegeben von Harald Schumny. 1986. XII, 289 Seiten mit 90 Abbildungen und Tabel/en. 16,2 x 22,9 em. Kartoniert. Dieses Buch wendet sich an den "Neu­ling" auf dem Gebiet der Mikroprozes­sortechnik. Nach einer allgemein gehaltenen Ein-

'''''''

fUhrung, in der auf die binare Darstellungsweise von Information und die grundsatzliche Architektur eines Mikrorechnersystems eingegangen wird, stelien die Autoren die Struktur von Maschi­nenbefehlen an hand des Befehlssatzes zweier Mikroprozes­soren vor. Auf diesen Grundlagen bauen die nachsten Absehnitte auf: Die Programmmierung des Mikroprozessors und die Hardware­komponenten, die erst die Kommunikation mit dem System ermbglichen. SchlieBlich werden Softwarehilfsmittel vorgestellt, die eine effi­ziente Arbeit mit dem Mikrorechnersystem wesentlich erleich­tern. Zum SchluB wird der Aufbau eines dedizierten Systems erlautert, wie es fUr spezielle Anwendungen oft erforderlich ist.