lab-7-2015B arquitectura de computadoras

7/23/2019 lab-7-2015B arquitectura de computadoras

1/31

Universidad Nacional de San Agustn

Facultad de Ingeniera de

Produccin y Servicios Escuela

Profesional de Ingeniera Electrnica

Arquitectura De Comutadoras

!A"#$A%#$I# N& '

(ard)are PC A% PentiumI*

Integrantes+

C,ami -uti.rre/ !uis 0iguel 1232334' 5555555

0endo/a !ima 6uan Carlos 12322787 5555555 Salinas Castillo (o)ard 12321383 5555555

-$UP# + 4


2/31

Fec,a de Entrega+37 de

Noviem9re del 123: A$E;UIPA >>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>?

1 Caractersticas del rocesador Pentium I* Intel 0ulti>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>:

? Funcionamiento en general>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>7

4 Sistema descrito or 9loques y or circuitos>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>@

: Esquemtico del sistema comleto Sistema deAlicacin>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>32

7 0uestra de una 0ain9oard A% con identiBcacin dedisositivos>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>32

' $egistros>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>32

8 0odos de direccionamiento>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>31


4/31

@ Set de instrucciones>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>31

32 !enguae mquina macroensam9lador34

33 Conclusiones3:

31 "I"!I#-$AFIA3:

1


5/31

ESCUE!A P$#FESI#NA! DE IN-ENIE$IA E!EC%$=NICA

El /calo de CPUes un recetculo quereci9e el microrocesadory lo conecta con elresto de comonentes a trav.s de la laca9ase> !as ranuras de memoria $A0ennmero de 1 a 7 en las lacas 9asecomunes>

El c,iset+ una serie de circuitoselectrnicos que gestionan lastransferencias de datos entre los diferentescomonentes de la comutadora

rocesador memoria tareta grBca unidadde almacenamiento secundario etc>G>

Se divide en dos seccionesD el uentenorte nort,9ridgeG y el uente sursout,9ridgeG> El rimero gestiona lainterconeHin entre el microrocesador lamemoria $A0 y la unidad de rocesamientogrBcoy el segundo entre los erif.ricos ylos disositivos de almacenamiento comolos discos duros o las unidades de disco

tico>!as nuevas lneas de rocesadoresde escritorio tienden a integrar el roiocontrolador de memoria en el interior delrocesador adems de que estas tardan endegradarse aroHimadamente de 322 a 122aJos>
http://es.wikipedia.org/wiki/Z%C3%B3calo_de_CPUhttp://es.wikipedia.org/wiki/Microprocesadorhttp://es.wikipedia.org/wiki/Memoria_de_acceso_aleatoriohttp://es.wikipedia.org/wiki/Chipsethttp://es.wikipedia.org/wiki/Circuitohttp://es.wikipedia.org/wiki/Circuitohttp://es.wikipedia.org/wiki/Tarjeta_gr%C3%A1ficahttp://es.wikipedia.org/wiki/Tarjeta_gr%C3%A1ficahttp://es.wikipedia.org/wiki/Puente_nortehttp://es.wikipedia.org/wiki/Puente_nortehttp://es.wikipedia.org/wiki/Puente_surhttp://es.wikipedia.org/wiki/Microprocesadorhttp://es.wikipedia.org/wiki/Unidad_de_procesamiento_gr%C3%A1ficohttp://es.wikipedia.org/wiki/Unidad_de_procesamiento_gr%C3%A1ficohttp://es.wikipedia.org/wiki/Disco_durohttp://es.wikipedia.org/wiki/Unidad_de_disco_%C3%B3pticohttp://es.wikipedia.org/wiki/Unidad_de_disco_%C3%B3pticohttp://es.wikipedia.org/wiki/Microprocesadorhttp://es.wikipedia.org/wiki/Memoria_de_acceso_aleatoriohttp://es.wikipedia.org/wiki/Chipsethttp://es.wikipedia.org/wiki/Circuitohttp://es.wikipedia.org/wiki/Circuitohttp://es.wikipedia.org/wiki/Tarjeta_gr%C3%A1ficahttp://es.wikipedia.org/wiki/Tarjeta_gr%C3%A1ficahttp://es.wikipedia.org/wiki/Puente_nortehttp://es.wikipedia.org/wiki/Puente_nortehttp://es.wikipedia.org/wiki/Puente_surhttp://es.wikipedia.org/wiki/Microprocesadorhttp://es.wikipedia.org/wiki/Unidad_de_procesamiento_gr%C3%A1ficohttp://es.wikipedia.org/wiki/Unidad_de_procesamiento_gr%C3%A1ficohttp://es.wikipedia.org/wiki/Disco_durohttp://es.wikipedia.org/wiki/Unidad_de_disco_%C3%B3pticohttp://es.wikipedia.org/wiki/Unidad_de_disco_%C3%B3pticohttp://es.wikipedia.org/wiki/Z%C3%B3calo_de_CPU


6/31

El relo+ regula la velocidad deeecucin de las instrucciones delmicrorocesadory de los erif.ricos internos>

!a C0#S+ una equeJa memoria quereserva cierta informacin imortante

como la conBguracin del equioD fec,a y,oraGD mientras el equio no estalimentado or electricidad>

!a ila de la C0#S+ roorciona laelectricidad necesaria ara oerar el circuitoconstantemente y que .ste ltimo no seaague erdiendo la serie de conBguracionesguardadas>

!a "I#S+ un rograma registradoen una memoria no voltilantiguamente en memorias $#0D erodesde ,ace tiemo se emlean memoriasKas,G> Este rograma es esecBco de lalaca 9ase y se encarga de la interfa/ de9ao nivel entre el microrocesador yalgunos erif.ricos> $ecuera y desu.seecuta las instrucciones del 0"$ 0aster"oot $ecordG o registradas en un disco duroo SSD cuando arranca el sistemaoerativo> Actualmente los ordenadoresmodernos sustituyen el 0"$ or el -P% y la"I#S or EHtensi9le Firm)are Interface>

El 9us tam9i.n llamado 9us interno o

en ingl.s front El 9us de memoria conecta el c,iset a la memoriatemoral> El 9us de eHansin tam9i.n llamado 9us I#G+ uneel microrocesadora los conectores entradasalida y a las ranuras deeHansin>

!os conectores de entradasalida quecumlen normalmente con la norma PC @@+estos conectores incluyen+

?
http://es.wikipedia.org/wiki/Microprocesadorhttp://es.wikipedia.org/wiki/Complementary_metal_oxide_semiconductorhttp://es.wikipedia.org/wiki/Bater%C3%ADa_el%C3%A9ctricahttp://es.wikipedia.org/wiki/BIOShttp://es.wikipedia.org/wiki/Programa_inform%C3%A1ticohttp://es.wikipedia.org/wiki/Memoria_flashhttp://es.wikipedia.org/wiki/Memoria_flashhttp://es.wikipedia.org/wiki/Microprocesadorhttp://es.wikipedia.org/wiki/Perif%C3%A9rico_(inform%C3%A1tica)http://es.wikipedia.org/wiki/Registro_de_arranque_principalhttp://es.wikipedia.org/wiki/Registro_de_arranque_principalhttp://es.wikipedia.org/wiki/Registro_de_arranque_principalhttp://es.wikipedia.org/wiki/Registro_de_arranque_principalhttp://es.wikipedia.org/wiki/Registro_de_arranque_principalhttp://es.wikipedia.org/wiki/Registro_de_arranque_principalhttp://es.wikipedia.org/wiki/Disco_durohttp://es.wikipedia.org/wiki/Unidad_de_estado_s%C3%B3lidohttp://es.wikipedia.org/wiki/Tabla_de_particiones_GUIDhttp://es.wikipedia.org/wiki/Extensible_Firmware_Interfacehttp://es.wikipedia.org/wiki/Bus_(inform%C3%A1tica)http://es.wikipedia.org/wiki/Front-side_bushttp://es.wikipedia.org/wiki/PC_99http://es.wikipedia.org/wiki/Microprocesadorhttp://es.wikipedia.org/wiki/Complementary_metal_oxide_semiconductorhttp://es.wikipedia.org/wiki/Bater%C3%ADa_el%C3%A9ctricahttp://es.wikipedia.org/wiki/BIOShttp://es.wikipedia.org/wiki/Programa_inform%C3%A1ticohttp://es.wikipedia.org/wiki/Memoria_flashhttp://es.wikipedia.org/wiki/Memoria_flashhttp://es.wikipedia.org/wiki/Microprocesadorhttp://es.wikipedia.org/wiki/Perif%C3%A9rico_(inform%C3%A1tica)http://es.wikipedia.org/wiki/Registro_de_arranque_principalhttp://es.wikipedia.org/wiki/Registro_de_arranque_principalhttp://es.wikipedia.org/wiki/Registro_de_arranque_principalhttp://es.wikipedia.org/wiki/Registro_de_arranque_principalhttp://es.wikipedia.org/wiki/Disco_durohttp://es.wikipedia.org/wiki/Unidad_de_estado_s%C3%B3lidohttp://es.wikipedia.org/wiki/Tabla_de_particiones_GUIDhttp://es.wikipedia.org/wiki/Extensible_Firmware_Interfacehttp://es.wikipedia.org/wiki/Bus_(inform%C3%A1tica)http://es.wikipedia.org/wiki/Front-side_bushttp://es.wikipedia.org/wiki/PC_99


7/31


6"A%3+ Se utili/a ara oder 9orrar todas lasconBguraciones que como usuario odemosmodiBcar y resta9lecer las conBguraciones quevienen de f9rica>

6P12+ Permite conectar audio en el anel frontal>

6FP3 O 6FP1+ Se utili/a ara la coneHin de los

interrutores del anel frontal y los ledes>

6US"3 O 6US"?+ Es ara conectar uertos US" del anel frontal>

!os 9usesson esacios fsicos que ermitenel transorte de informacin y energa entredos untos de la comutadora>

!os 9uses generales son los siguientes+

4
http://es.wikipedia.org/wiki/Megabithttp://es.wikipedia.org/wiki/Gigabithttp://es.wikipedia.org/wiki/Bus_(inform%C3%A1tica)http://es.wikipedia.org/wiki/Megabithttp://es.wikipedia.org/wiki/Gigabithttp://es.wikipedia.org/wiki/Bus_(inform%C3%A1tica)


9/31


"us de control+ lnea de comunicacin ordonde se controla el intercam9io deinformacin con un mdulo de la unidad

central y los erif.ricos> "us de eHansin+conunto de lneas de comunicacinencargado de llevar el 9us de datosD el 9usde direccin y el de control a la tareta deinterfa/ entrada salidaG que se agrega a latareta rincial>

"us del sistema+ todos los comonentesde la CPU se vinculan a trav.s del 9us desistema mediante distintos tios de datosel microrocesador y la memoria rincialque tam9i.n involucra a la memoria cac,.

de nivel 1> !a velocidad de transferenciadel 9us de sistema est determinada orla frecuencia del 9us y el anc,o del mnimo>


10/31

1 Caractersticas del rocesador

Pentium I* Intel 0ulti Es el rimer microrocesador con undiseJo comletamente nuevo desde el PentiumPro de 3@@:> El Pentium4 original denominado illamette tra9aa9a a 34 y 3:-(/ y fue lan/ado el

12 de noviem9re de 1222>3 El 8 de agosto de1228 se reali/a el ltimo envo de Pentium 41siendo sustituido or los Intel Core Duo

:


11/31


Se rocede a,ora al renom9ramiento delos registros que contendrn losoerandos y a su almacenamiento en lascolas de microPara ello cuenta con distintoslaniBcadores en funcin de la naturale/ade la oeracin>

!lega el momento de lan/ar a eecutar oeraciones>(asta 7 uedenenviarse a las unidades funcionales en

cada ciclo aunque este nmero es como

veremos muy otimistaG> Etaas 3: y 37+ antes de entrar en launidad funcional corresondiente la micro


16/31

En la decimos.tima etaa se roduce la verdaderaeecucin de lasoeraciones> (ay mltiles unidades

funcionales con diferentes latencias> %ras ello

se generan los Kags corresondientes a la

eecucin> En las dos ltimas etaas se comrue9a si la rediccindel salto fue

correcta y se transmite dic,a informacin alFront Podemos comro9ar que un erroren la rediccin suone un fuerte costeues tal situacin no se conoce ,asta lasltimas etaas de eecucin>

Un oco a ,urtadillas Intel ,a introducido en

el Pentium 4 una t.cnica que osi9lementesea unto al multirocesador en un c,i latendencia a seguir en los rHimos aJos> Nosreferimos al 0ultit,reading que consiste enlan/ar varias t,reads de eecucin de unmodo simultneo ara garanti/ar un Kuocontinuo de oeraciones en el ie> !adocumentacin al resecto es ms escasay confusa si ca9e que ara el resto de loscomonentes de la nueva arquitectura>

Intentaremos su9rayar los asectos mssigniBcativos del

multit,reading en las secciones Bnales del tra9ao>

Para terminan con esta visin reliminarseJalaremos tam9i.n la introduccin de l44instrucciones SSE1 nueva eHtensin de las yaconocidas 00QG al reertorio IA


17/31

conseguidos con su incororacin al reertoriode instrucciones>

8


18/31


Si tras nuestra micro


23/31

con que el dato de E"Q es vlido y en elmismo registro que ara nuestra microCoger el ndice del registro auntado ,emosasumido que ser ?G y se llevar la

instrucciones a la cola>

Antes de asar a la eecucin de nuestrainstruccin no est de ms comentar que elroceso de renom9ramiento queaca9amos de descri9ir es muy diferente alde la anterior arquitectura P7> En el PentiumPro y sucesores slo se disona de una ta9la$A% desu.s veremos el uso que en elPentium 4 tiene la segunda de las ta9lasG y noeHista un conunto de registrosindeendiente> En su lugar los datos de lasoeraciones eran almacenadosdirectamente en el $#" de 42 entradasGactuali/ando en la fase de Bnali/acin losregistros arquitectnicos que aqu s eHistaneHlcitamenteG> En la Figura ' vemos lasdiferencias descritas en este rrafo>

%ras el renom9ramiento nuestra micro Esta esera seroduce en la cola de microSlo falta el dato del registro ECQ a,orarenom9rado a 'G ara

33


24/31

ESCUE!A P$#FESI#NA! DE IN-ENIE$IA E!EC%$=NICA Cuando una instruccin termina sueecucin su resultado se comunica al restoor medio del 9us comn> Adems de llevar eldato del resultado el 9us transmite el ndicedel registro donde se de9e almacenar> Deeste modo cuando nuestra instruccin veaen el 9us que alguien va a escri9ir en elregistro ' sa9r que su dato ,a sidoroducido y que uede ser eecutada>

Figura ' $enom9ramiento de registros en el Pentium III y en elPentium 4

8 0odos de direccionamiento


25/31

@ Set de instrucciones!a misin de la %race cac,e es encontraresos 9loques de instrucciones no contiguosen su disosicin original y almacenarlosuno tras otro ara su osterior envo al iede eecucin> No vamos a entrar en mayordetalle en cuanto a la arquitectura interna delas %races Cac,es> S diremos que adems de

las tra/as de instrucciones contienen ciertainformacin de control Como

31


26/31


Si no se encuentra ninguna entrada en el "%"corresondiente con el PC de la actualinstruccin de saltos el redictor estticoreali/a una rediccin 9asada en la direccindel salto conocida tras la decodiBcacinG>Si el salto es ,acia atrs desla/amientonegativo como en los 9uclesG el redictor

considerar el salto como tomado> En casocontrario el salto se considerar como notomado> Conociendo este comortamientoel cdigo uede adatarse ara resetar almHimo esta oltica esta adatacin nouede ser ,ec,a automticamente or uncomilador salvo tras una fase de roBlingG


27/31

ues imlica el conocimiento de la

semntica del cdigo ara reconocer lasdestinos ms ro9a9les en cada salto>

%odos los retornos de una funcin son saltos

tomados ero como .stos ueden venirdesde distintas direcciones no odemosutili/ar una rediccin esttica> Para estoscasos el Pentium 4 disone de una ila dedirecciones de retorno $eturn StacMG queredice las direcciones de vuelta ara unaserie de llamadas a funciones>

Incluso en caso de redecir correctamente ladireccin y el destino de un salto todos lossaltos tomados merman en cierta medida elaralelismo in,erente del cdigo ara losrocesadores tradicionales> Esto es de9ido alanc,o de 9anda deserdiciado en ladecodiBcacin que siguen al salto y que

receden al destino si estos no se encuentranal Bnal y al rinciio de sus resectivas lneas

3?


28/31

ESCUE!A P$#FESI#NA! DE IN-ENIE$IA E!EC%$=NICA En cierta medida esta inevita9lemerma se ve aliada or la %race Cac,e queen el caso ideal slo trae una ve/ lasinstrucciones desde la cac,e> As mismo elPentium 4 ofrece la osi9ilidad de anotar anivel soft)are las instrucciones de salto>Esta informacin se aJade como reBo a lasinstrucciones y es ignorada en losrocesadores anteriores al Pentium 4> Estasmarcas son utili/adas ara ayudar al redictorde saltos en su la9or facilitando lageneracin de las tra/as> Esta informacintiene mayor rioridad que el redictoresttico que or defecto utili/a el Pentium 4>

32 !enguae mquina macroensam9lador


29/31

34


30/31

ESCUE!A P$#FESI#NA! DE IN-ENIE$IA E!EC%$=NICA El diseJo eimlementacin de un suerescalarresentan la suBciente comleidad comoara oder comrenderlos en toda sumagnitud de una sola asada>

S odemos aBrmar que Intel ,a logrado unenorme avance aunque las cifras de ventasno le ,ayan resaldado en los rimerosmesesG en cuanto a su arquitectura sereBere> Su diseJo est ensado aracontinuar escalando otenciaconstantemente incluso sin la ayuda de unsalto tecnolgico>

En los modelos que sucedan al Pentium 4,a9r que ir limando los detalles que an noterminan funcionar> !a %race Cac,e es una9uena idea y una gran solucin ara muc,osde los ro9lemas de Intel ero arece que elKuo de micro An falta or comro9ar elrendimiento del multit,reading y tras lasrimeras rue9as ,a9r que roceder a suauste>

Pero sin duda nos encontramos ante un saltoimortante ara Intel mayor del que arimera vista odra arecer al comararlocon la arquitectura P7> Es un nuevo unto deartida desde donde continuar 9uscandomayor rendimiento y a ser osi9le a 9aorecio>


31/31

31 "I"!I#-$AFIA< Intel Pentium 4 Processor #timi/ation $eference

0anual atintel>comdesignentium4manuals148@77>,tm>< A$;UI%EC%U$A NE$% "US% PEN%IU0 4< ITIPEDIA Intel Pentium 4

3:
http://developer.intel.com/design/pentium4/manuals/248966.htmhttp://developer.intel.com/design/pentium4/manuals/248966.htmhttp://developer.intel.com/design/pentium4/manuals/248966.htmhttp://developer.intel.com/design/pentium4/manuals/248966.htm

lab-7-2015B arquitectura de computadoras

Documents

Transcript of lab-7-2015B arquitectura de computadoras