インテル® テクノロジー・プロバイダー プログラ …2003/01/01 · 4 インテル® テクノロジー・ プロバイダー・プログラムメンバーの種類
インテル® MAX® 10 FPGA 製品概要 - Intel › content › dam › altera-www › global ›...
Transcript of インテル® MAX® 10 FPGA 製品概要 - Intel › content › dam › altera-www › global ›...
最大でボード面積 50% 削減†
インテル® MAX® 10 FPGA は、 システムの構成要素を、 極限まで統合するチップです。 プロセッサー、 ロジック回路からメモリー、 アナログ回路までを 1 チップに統合。 マイコンや ASSP では実現できないコストの最小化、 新しい価値の創出を支える、 革新的なシステム・ソリューションです。
★FPGA (Field Programmable Gate Array) は、 ユーザーがプログラムを書き込むことで、 さまざまな電子回路を自由に構成できる半導体デバイスです。
インテル® FPGAだからこそ、 実現できること!
■ ソフト処理のハード化で圧倒的速さを実現インテル® FPGA ならば、 マイコン上に実装していたソフト処理をハード化することで、 性能が劇的に向上。 並列化を進めれば、 さらなる高性能化も可能です。
■ 過不足のない機能集積で低コスト化マイコンや ASSP は、 どうしても機能や性能に過不足が生じます。インテル® FPGA ならば、 必要な機能を必要な分だけ 1 つのチップの中に集積できます。
■ 技術標準の変化へ迅速に追随通信プロトコル処理や画像処理では、 対応すべき技術標準が頻繁に変わっていきます。 インテル® FPGA ならば、 こうした変化にもタイムリーに追随できます。
■ 製造中止の不安とは無縁マイコンや ASSP では、 突然の製造中止 (ディスコン) の不安がつきまといます。 インテル® FPGA は、 発売後 15 年間以上、 供給され続けています。
インテル® MAX® 10 FPGA だからこそ、 実現できること!
■ システムコストの最小化これまで別チップでボード上に搭載していたシステムの構成要素を、1 チップに統合します。
・ BOM コストと部品管理コストの削減
・ ボード面積を最大 50% 削減 †
・ 信頼性の向上
■ 電源投入で瞬時に稼動状態に移行
■ システムの安全なアップグレード
■ システムモニター向け ADC の集積
インテル® MAX® 10 FPGA
製品概要
システムの構成要素を極限まで統合
インテル® MAX® 10 FPGA
http://www.intel.co.jp/max10/
インテル® MAX® 10 FPGA 開発キット
インテル® MAX® 10 FPGA 評価キット
DC 入力ボード電源供給
(5 V)
3.0/3.3VEP5388QI VCC_CORE
VCC_IO
インテル® Enpirion®電源製品型番
インテル® MAX® 10 FPGA電源ピン
インテル® MAX® 10 FPGA + インテル® Enpirion® 電源製品 = 基板面積 50% 削減 †
インテル® Enpirion® 電源ソリューションは、 インダクターを組み込 ん だ 業 界 初 の パ ワ ー・シ ス テム・オ ン・チ ッ プ (PowerSoC) DC-DC コンバーターです。 電源を構成するために必要な部品を極限まで集積しました。 インテル® MAX® 10 FPGA と組み合わせることによって、 ボード面積を従来よりも最大 50% 削減できます。 †
インテル® Enpirion® 電源ソリューションの特長• 最高の電力密度と最小の実装面積• 発熱を抑えながら高い変換効率を実現• 部品点数の削減と信頼性の向上• 容易な設計と市場投入期間の短縮• PowerPlay Early Power Estimator ツールによる 推奨インテル® Enpirion® 電源製品の自動選択
開発/評価キット・ソリューション
インテル® MAX® 10 FPGA 開発キット、 同評価キットの詳細、ご注文は、 ウェブページをご参照ください。
製品概要 インテル® MAX® 10 FPGA
●アナログブロック 1M サンプル/秒の 12ビット逐次比較型 (SAR) ADC 補償用温度センサー (TSD) 最大 18 アナログ入力・チャネル●内蔵フラッシュメモリー デュアル・コンフィグレーション 最大 512K ビット ユーザー・フラッシュメモリー インスタント・オン向けコントロール・ブロック●DSP ブロック 最大 144 個の乗算器 (18×18 ビットまたは 9×9 ビット 2 組) ●RAM ブロック 最大 1638K ビットの SRAM ブロックメモリー●ロジックエレメント 最大 50,000 ロジックエレメント (LE) ●外部メモリー・インターフェイス DDR3 SDRAM/DDR3L SDRAM/DDR2 SDRAM/LPDDR2●Nios® II プロセッサー 32 ビット RISC 命令セット、 最大 256 カスタム命令追加可能 ロイヤルティー・フリー、 30,000 以上の Nios ライセンス発行 浮動小数点命令セット、 リアルタイム OS 用性能強化●PLL 最大 4 個の高性能 PLL (Phase-Locked Loop)
インテル® MAX® 10 FPGA の構成図と主な仕様
IP core
Nios® II
http://www.intel.co.jp/max10/
Intel、 インテル、 Intel ロゴ、 Enpirion、 MAX、 Nios の名称およびロゴは、 アメリカ合衆国および / またはその他の国における Intel Corporation またはその子会社の商標です。* その他の社名、 製品名などは、 一般に各社の表示、 商標または登録商標です。
©2018 Intel Corporation.
無断での引用、 転載を禁じます。
† テストは、 特定システムでの特定テストにおけるコンポーネントのパフォーマンスを測定しています。 ハードウェア、 ソフトウェア、 システム構成などの違いにより、 実際の性能は掲載された性能テストや評価とは異なる場合があります。 購入を検討される場合は、 ほかの情報も参考にして、 パフォーマンスを総合的に評価することをお勧めします。 性能やベンチマーク結果について、 さらに詳しい情報をお知りになりたい場合は、 http://www.intel.com/benchmarks/ (英語) を参照してください。