Abstract— In recent years, there has been a substantial

increase in interest in multilevel power conversion. This has led to the recent research of new converter topologies and modulation strategies. This article describes the operating principle of a novel 8-level inverter topology based on flying capacitors. It has 12 MOSFETs switching devices are arranged such that 6 are complementary and CD sources are used to generate the different voltage levels of the output waveform. The control technique used is the sinusoidal pulse-width modulation (SPWM).

Index Terms— Flying Capacitors, Modulation Technique, Multilevel Inverter Source Voltage, Pulse Width Modulation.

I. INTRODUCCIÓN os inversores multinivel producen una mayor cantidad de niveles que el inversor convencional de solamente dos

niveles. La ventaja es que se puede producir un inversor de alta potencia y alta tensión y se puede reducir en forma importante el contenido de armónicas en la forma de onda de tensión de salida, ya que se sintetiza la tensión senoidal a partir de varios niveles de tensión de CD. Dentro de las primeras topologías se encuentran el inversor multinivel de diodo fijador, inversor multinivel con capacitores flotantes e inversor multinivel en cascada [1-3].

De acuerdo a la alimentación suministrada al inversor lo podemos clasificar como inversor alimentado en corriente y alimentado en tensión. El inversor alimentado en corriente (CSI), es aquel donde la corriente de entrada permanece constante y el inversor alimentado en voltaje (VSI) es aquel donde el voltaje de entrada permanece constante. La diferencia entre estos tipos de inversores la hace un capacitor o un inductor en la entrada del inversor.

En [4,5] se presenta la operación, análisis e implementación de un nuevo inversor multinivel alimentado en corriente (MCSI) donde se emplea una modulación en ancho de pulso sinusoidal modificada, y en [6] utilizan un

H. J. C. López, Instituto Tecnológico de Celaya, Departamento de

Ingeniería Electrónica, hector.lopez@itcelaya.edu.mx. J. Rodríguez-Reséndiz, Universidad Autónoma de Querétaro, Facultad de

Ingeniería, juvenal@uaq.edu.mx. N. Vázquez-Nava, Instituto Tecnológico de Celaya, Departamento de

Ingeniería Electrónica, nimrod.vazquez@itcelaya.edu.mx. J. J. Alfaro, Instituto Tecnológico Superior de Irapuato, Departamento de

Ingeniería Electrónica, joalfaro@itesi.edu.mx. A. Domínguez, Universidad Autónoma de Querétaro, Facultad de

Ingeniería, dir.ing.uaq@gmail.com.

MCSI de baja tensión de entrada para interconexión a la red eléctrica.

Un estudio más extenso de las topologías de convertidores alimentados en tensión en media tensión lo podemos encontrar en [7], donde se presenta el principio de funcionamiento de las topologías de los convertidores de capacitor flotante (FC), enclavado de punto neutro (NPC) y puente-H en cascada (CHB).

En [8, 9] estudian un convertidor monofásico basado en dos puentes completos en cascada que utiliza sólo una fuente de CD y un capacitor flotante, y en el trabajo presentado en [10] un convertidor de 9 niveles monofásico con conexión a la red sin transformador para un sistema fotovoltaico, basado en dos puentes completos en cascada, además de una modificación para reducir la corriente de fuga.

Otro tipo de convertidores multinivel es el convertidor multinivel multiceldas alimentado en tensión (VSMMCs) [11] y una de las variantes típicas de los VSMMCs es el convertidor multiceldas de capacitores flotantes (FCMC). En un estudio realizado en [12] se presenta una configuración mejorada del FCMCs, que tiene la característica de reducir a la mitad el número y la tensión de las fuentes de voltaje de DC requeridas, esto mediante la adición de cuatro interruptores de potencia y la metodología de conmutación y de control propuesta se basa en la técnica de modulación de ancho de pulso de portadora desfasada.

Un inversor de capacitores flotantes de tres niveles en cascada con módulos puente H con capacitores flotantes presenta en [13] el cual tiene la ventaja de generar 17 niveles de tensión utilizando todas las tensiones del bus de CD de la fuente de alimentación que le permite el funcionamiento como convertidor back-to-back y además que, si uno de los puentes de H falla, el convertidor puede seguir funcionando a plena carga con número reducido de niveles. Esta configuración tiene muy bajo /dv dt y variación de voltaje de modo común.

Para obtener la forma de onda de salida más parecida a la onda sinusoidal hay diferentes esquemas de modulación. Los más aplicados comúnmente en la industria lo son la modulación de portadora triangular sinusoidal [14, 15] basada de arreglos de multiportadoras con desplazamientos verticales, otra es la modulación de vector espacial [16, 17] que se ha extendido a los convertidores multinivel y se ha generalizado a través de algoritmos de 3D [18], incluso para sistemas multifase [19]. Otros métodos, como eliminación selectiva de armónicos (SHE), también se han adaptado a las formas de onda multinivel [20-23].

Las técnicas de modulación mencionadas pueden ser aplicadas para los VSI como el NPC, también pueden ser aplicadas para el CHB; sin embargo, las técnicas PWM

Eight Levels Multilevel Voltage Source Inverter Modulation Technique

Héctor López, J. Rodríguez-Reséndiz, Senior Member, J. J. Alfaro-Rodríguez, Nimrod Vázquez, Senior Member, IEEE, and A. Domínguez-González

L

IEEE LATIN AMERICA TRANSACTIONS, VOL. 16, NO. 4, APRIL 2018 1121

desplazada verticalmente y SVM producen un uso desigual de las diferentes celdas de potencia; esto afecta a la distribución de energía entre las celdas, y disminuye la reducción de armónicos de la corriente de entrada. Sin embargo, estos métodos pueden ser considerados cuando se utiliza un rectificador AFE en la entrada en lugar del diodo rectificador multipulso, ya que la corriente de entrada se puede controlar. También en [24] podemos apreciar una comparación de las técnicas de cambio de fase (PS de las siglas en inglés de phase-shift) y la técnica para generar formas de onda cuasi-cuadrada (QQ) para un inversor CHB de 9 niveles. La técnica SHE puede ser utilizada con una pequeña modificación llamada modulación en escalera para CHB. La técnica PWM con desfasamiento de fase (PS-PWM) es el método recomendado para el CHB [25], donde cada celda se modula de forma independiente usando PWM unipolar con la misma señal de referencia. Un desplazamiento de fase se introduce a través de todas las señales portadoras de cada celda con el fin de producir la forma de onda multinivel escalonada. La distorsión más baja la tensión de salida se consigue con 180°/k desplazamientos de fase entre las portadoras, para un inversor de k celdas.

Para la topología de FC, la estrategia recomendada es la modulación PS-PWM [26], ya que se logra un equilibrio de la tensión de los FC. Para esta topología los desplazamientos de fase entre las portadoras son de 360°/k para un convertidor con k celdas y se utiliza una PWM bipolar. También se han presentado otros métodos, como el control orientado al campo en combinación con una modulación triangular senoidal basada en portadora PD, aplicados al convertidor 4L FC-VSC [27] y la técnica SPWM en sus diferentes configuraciones a un convertidor multinivel en cascada asimétrico de 9 niveles monofásico en [28].

II. METODOLOGÍA En la figura 1 se muestra la topología del inversor

multinivel propuesto con el cuál se puede generar 8 niveles de tensión, la topología presenta 12 dispositivos de conmutación MOSFET con su respectivo diodo en antiparalelo que serán polarizados de manera directa en algunos modos de operación del convertidor. La salida multinivel del inversor es el voltaje Vml mientras que el voltaje Vo es la salida filtrada para obtener una menor distorsión armónica por medio de un filtro RLC.

Figura 1. Topología de inversor multinivel propuesto.

El inversor presenta diversos modos de operación que se

generan mediante la activación de los diferentes dispositivos

de conmutación. Si se consideran las tensiones en las fuentes de alimentación como VDC=VCD, VDC2=VCD/2, VDC3=VCD/4.

Estados de conducción

En la figura 2a los interruptores S1, S2, S3, S4, S5, S6 se encuentran cerrados, mientras que NOT_S1, NOT_S2, NOT_S3, NOT_S4, NOT_S5, NOT_S6 son complementarios por lo que la tensión de salida es Vlm=0Volts..

En la figura 2b los interruptores S1, S2, S3, S4, S5, NOT_S6 se encuentran cerrados, mientras que NOT_S1, NOT_S2, NOT_S3, NOT_S4, NOT_S5, S6 son complementarios por lo que se encuentra abiertos y la tensión de salida es Vlm=25Volts, la corriente io fluye a través de los MOSFet de los interruptores S1, S3, S5 y NOT_S6, y por los diodos en antiparalelo de los interruptores S2 y S4.

En la figura 2c los interruptores S1, S2, S3, NOT_S4, NOT_S5, NOT_S6 se encuentran cerrados, mientras que NOT_S1, NOT_S2, NOT_S3, S4, S5, S6 son complementarios por lo que se encuentra abiertos y la tensión de salida es Vlm=50Volts, la corriente io fluye a través de los MOSFet de los interruptores S1, S3, NOT_S4 y NOT_S6, y por los diodos en antiparalelo de los interruptores S2 y NOT_S5.

En la figura 2d los interruptores S1, S2, S3, NOT_S4, S5, NOT_S6 se encuentran cerrados, mientras que NOT_S1, NOT_S2, NOT_S3, S4, NOT_S5, S6 son complementarios por lo que se encuentra abiertos y la tensión de salida es Vlm=75Volts. La corriente io fluye a través de los MOSFet de los interruptores S1, S3, NOT_S4, S5 Y NOT_S6, y por los diodos en antiparalelo del interruptor S2.

De manera similar se obtiene los restantes niveles, en la Tabla I se muestra la síntesis del estado de los interruptores para generar cada uno de los niveles del convertidor, donde el estado lógico ‘1’ corresponde al interruptor cerrado mientras que el estado lógico de ‘0’ corresponde al interruptor en su estado abierto. Como se puede apreciar en la tabla los estados lógicos de los interruptores que generan los voltajes del semiciclo positivo se invierten para obtener los voltajes del semiciclo negativo.

TABLA I

ESTADOS DE LOS INTERRUPTORES PARA LOS MODOS DE OPERACIÓN

OPERACIÓN VOLTAJE VALOR S1 S2 S3 S4 S5 S6 VCD2+VCD2+VCD3 7VCD/4 175 1 0 1 0 1 0

VCD2+VCD2 3VCD/2 150 1 0 1 0 0 0 VCD2+VCD3 5VCD/4 125 1 0 0 0 1 0

VCD2 VCD 100 1 0 0 0 0 0 VCD2+VCD3 3VCD/4 75 1 1 1 0 1 0

VCD2 VCD/2 50 1 1 1 0 0 0 VCD3 VCD/4 25 1 1 1 1 1 0

0 0 0 1 1 1 1 1 1 -VCD3 -VCD/4 -25 0 0 0 0 0 1 -VCD2 -VCD/2 -50 0 0 0 1 1 1

-(VCD2+VCD3) -3VCD/4 -75 0 0 0 1 0 1 -VCD2 -VCD -100 0 1 1 1 1 1

-(VCD2+VCD3) -5VCD/4 -125 0 1 1 1 0 1 -(VCD2+VCD2) -3VCD/2 -150 0 1 0 1 1 1

-(VCD2+VCD2+VCD3) -7VCD/4 -175 0 1 0 1 0 1

1122 IEEE LATIN AMERICA TRANSACTIONS, VOL. 16, NO. 4, APRIL 2018

Figura 2. Modos de operación del convertidor. Combinación de interruptores para generar el voltaje a) 0Volts, b) 25Volts, c) 50Volts, d) 75Volts.

Estrategia de Modulación

La figura 3 muestra los bloques mediante los que se obtienen las señales de control para los dispositivos de conmutación de la topología.

Figura 3. Diagrama a bloques de la técnica de modulación empleada para el inversor propuesto.

Las señales portadoras tiene el valor pico a pico correspondiente a VCD/4 y a cada una se le suma con un valor constante Pn=nVCD/4, donde n corresponde al número la señal portadora, n toma valores entre 0 y 6 y se comparan con el valor absoluto de la señal de referencia como se muestra en la figura 4.

Figura 4. Señales portadoras con el valor absoluto de la referencia.

Para la detección del rango de niveles que deben ser

generados, se comparan las señales de referencia de nivel con la señal del valor absoluto de la senoidal, estas señales son mostradas en la figura 5, para discriminar entre el semiciclo positivo y el negativo, se utiliza un detector de cruce por cero de la señal senoidal.

Figura 5. Señales de referencia de nivel y valor absoluto de la señal senoidal.

La figura 6 muestra el circuito mediante el cual se obtienen

las señales que entran al bloque de selección del modo de operación, y se nombran los diferentes bloques que lo conforman. De este circuito las señales que se obtienen son:

TÁPIA HÉCTOR JUA et al.: EIGHT LEVELS MULTILEVEL 1123

n0, n1, n2.- Determina entre que niveles se deben generar las transiciones. pulso.- Esta señal determina en qué momento se debe cambiar a un nivel de voltaje superior o inferior. CXO.- Determina en qué momento se cambia del semiciclo positivo al negativo.

En total se cuenta con 5 bits para determinar el modo de

operación adecuado.

Figura 6. Circuito de modulación para la topología propuesta.

La codificación para los niveles de operación se muestra en la Tabla II y tiene como finalidad expresar los intervalos de la señal senoidal de manera binaria por medio de 3 bits para posteriormente usarlos como referencia de una tabla en la que serán elegidos los interruptores que se activaran para conformar la senoidal de referencia.

Para generar la señal “pulso” mostrada en la figura 7 se emplea una lógica combinacional partiendo del bloque de comparadores, esta señal es de 1 bit de la palabra que se usará para determinar el modo de operación de los niveles deseados, cuando pulso=’0’ se cambiará a un nivel inferior y cuando pulso=’1’ se cambiará a uno superior.

TABLA II.

CODIFICACIÓN PARA LA IDENTIFICACIÓN DE NIVELES

c1 c2 c3 c4 c5 c6 c7 n0 n1 n2 0 0 0 0 0 0 0 0 0 0 entre 0 y 25

0 0 0 0 0 0 1 0 0 1 entre 25 y 50

0 0 0 0 0 1 1 0 1 0 entre 50 y 75

0 0 0 0 1 1 1 0 1 1 entre 75 y 100

0 0 0 1 1 1 1 1 0 0 entre 100 y 125

0 0 1 1 1 1 1 1 0 1 entre 125 y 150

0 1 1 1 1 1 1 1 1 0 entre 150 y 175

1 1 1 1 1 1 1 1 1 1 sin uso

La señal de cruce por cero (CXO) determina en que momento la referencia cambia de polaridad, cuando ciclo

CXO =’0’ la referencia se encuentra en el semiciclo positivo y cuando CXO =’1’ se encuentra en el negativo.

Para elegir el modo de operación por cada combinación se examina el estado lógico de cada dato en la figura 9 se muestran los niveles de referencia de 25 y 50 volts y la señal de referencia. Mientras la señal de referencia se encuentre entre los valores de 0 y 25 volts, los modos de operación que son usados son los que generen estos dos niveles de voltaje, 0volts se deben generar cuando pulso=’0’ y se generan los 25 volts cuando pulso=’1’.

Figura 7. Señal “pulso” y semiciclo positivo de la señal de referencia senoidal La cantidad de bits necesarios para establecer la tabla de

estados del convertidor es de 5 y se han ordenado como se muestra en la figura 8.

Figura 8. Señales empleadas para la modulación codificadas en 5 bits.

Por otro lado mientras la señal de referencia se encuentre entre los valores de 25 y 50 volts, los modos de operación que son usados son los que generen estos dos niveles de voltaje, 25volts se deben generar cuando pulso=’0’ y se generan los 50 volts cuando pulso=’1’.

En la Tabla III se muestran las 32 combinaciones posibles para los 5 bits para la modulación y los estados de los dispositivos de conmutación para cada combinación.

Figura 9. Modo de selección del modo de operación.

Detector cruce por cero

Triangular

Senoidal de referencia

Absolut

Comparadores

Codificación de nivel

Niveles de referencia

Generador de Multiportadoras

Generador de señal de “pulso”

1124 IEEE LATIN AMERICA TRANSACTIONS, VOL. 16, NO. 4, APRIL 2018

III. RESULTADOS Señal Conformada

Para validar la técnica de control de modulación se realizó la simulación del inversor multinivel de ocho niveles, en la cual se analizan las formas de onda de salida tanto de la señal multinivel así como de la señal de salida filtrada y los espectros de frecuencia. También se realizó un cambio en amplitud y frecuencia de la señal de referencia para verificar el seguimiento de la referencia. En la figura 10 se muestran la señal multinivel de voltaje (Vlm) y la filtrada (Vo), como se puede apreciar el valor máximo pico es de 175 volts y la señal senoidal multinivel está conformada por 15 escalones de voltaje desde el valor máximo negativo hasta el máximo positivo.

TABLA III ESTADOS PARA LA SELECCIÓN DEL MODO DE OPERACIÓN

Ciclo CXO n2 n1 n0 pulso s1 s2 s3 s4 s5 s6

Positivo

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 0 0 0 0 1 0 1 1 1 1 1 0 0 0 0 1 1 1 1 1 0 0 0 0 0 1 0 0 1 1 1 0 0 0 0 0 1 0 1 1 1 1 0 1 0 0 0 1 1 0 1 1 1 0 1 0 0 0 1 1 1 1 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 1 0 0 1 1 0 0 0 1 0 0 1 0 1 0 1 0 0 0 1 0 0 1 0 1 1 1 0 1 0 0 0 0 1 1 0 0 1 0 1 0 0 0 0 1 1 0 1 1 0 1 0 1 0 0 1 1 1 0 no existe 0 1 1 1 1

Negativo

1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 1 0 0 1 0 0 0 0 0 0 1 1 0 0 1 1 0 0 0 1 1 1 1 0 1 0 0 0 0 0 1 1 1 1 0 1 0 1 0 0 0 1 0 1 1 0 1 1 0 0 0 0 1 0 1 1 0 1 1 1 0 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 1 1 1 0 1 1 0 1 0 1 1 1 1 1 1 0 0 0 1 0 1 1 1 1 1 1 0 1 0 1 0 1 0 1 1 1 1 1 0 no existe 1 1 1 1 1

Figura 10. Señal de salida multinivel de 8 niveles y señal de salida filtrada.

En la figura 11 se observa el espectro de frecuencias de la señal de salida multinivel (Vlm) y la filtrada (Vo), como se

puede apreciar la multinivel presenta una componente fundamental alejada de las componentes de conmutación, que en este caso están hasta el armónico 100. Mientras que la señal filtrada tiene una componente puramente senoidal.

Figura 11. Espectro en frecuencia de la señal multinivel y la señal filtrada. La frecuencia de corte del filtro RLC está dada por la ecuación 1.

! = 14%&'

Y el valor del inductor está dado por la ecuación 2.

! = 4$%2

Respuesta dinámica

En la figura 12 se muestra un cambio en la señal de referencia en 40 0ms t> > , la señal de referencia tiene una amplitud de 75Volts y 100Hz y en 40t ms> la referencia cambia a una amplitud de 175Volts y 50Hz, como se aprecia la señal multinivel ajusta la cantidad de niveles de la salida y la frecuencia con la que se generan para dar seguimiento a la señal de referencia y gracias al filtrado la señal del voltaje Vo se mantiene con una baja distorsión armónica.

Figura 12. Respuesta dinámica del inversor propuesto.

En la figura 13 se presentan las señales multiportadoras y

el valor absoluto de la referencia, donde se puede observar que al modificar la referencia, cambia la cantidad de niveles que se obtiene a la salida pues mientras más pequeña sea la referencia no alcanzará las multiportadoras superiores.

Componentes de conmutación a

5kHz

Componente fundamental a

60Hz

(1)

(2)

TÁPIA HÉCTOR JUA et al.: EIGHT LEVELS MULTILEVEL 1125

Figura 13. Modificación de la señal de referencia.

En la Tabla IV se muestra el porcentaje de la distorsión

armónica total (THD) obtenida con un índice de modulación igual a 1 a diferentes valores de frecuencia, como se puede apreciar la variación es del 10% entre el valor máximo y el mínimo, sin embargo, la THD no supera el 1%. En la figura 14 se puede apreciar que la menor THD está por debajo de un índice de modulación menor a 1. Para índices de modulación mayores a 1.5 la THD supera el 20% como se puede apreciar en la figura 15.

TABLA IV

THD A DIFERENTES ÍNDICES DE FRECUENCIA CON UN ÍNDICE DE MODULACIÓN IGUAL A UNO

Frecuencia Distorsión 20Hz 40Hz 60Hz

THD (%) 0.4577 0.4328 0.484

Figura 14. THD a diferentes frecuencias e índice de modulación menor a 1.

Figura 15. THD a diferentes frecuencias e índice de modulación entre 0.4 y 1.6.

IV. CONCLUSIONES

En este artículo se presenta la técnica de modulación basada en señales triangulares conocidas como multiportadoras para un novedoso Inversor Multinivel de Capacitores Flotantes (FCMI) de 8 niveles, por lo que se concluye que la técnica asegura el seguimiento de la señal de referencia aun teniendo cambios en la amplitud y la frecuencia, esto se hace ajustando de manera automática los niveles de la modulación multiportadora. Por otro parte se puede asegurar que aún con el cambio de referencia se puede obtener una baja THD en el voltaje de salida. Otra característica importante y que lo hace diferente es que el inversor propuesto tiene la capacidad de elevar el voltaje.

REFERENCIAS

[1] J. Rodriguez. et al. Multilevel Inverters: A Survey of Topologies, Controls, and Applications, IEEE Trans. Ind. Electron. vol. 49, no. 4, August 2002.

[2] I. D. Pharne and Y. N. Bhosale. A Review on Multilevel Inverter Topology, International Conference on Power, Energy and Control (ICPEC). pp. 700-703. 2013.

[3] N. Mittal et al. Multilevel Inverters: A Literature Survey on Topologies and Control Strategies”, 2nd International Conference on Power, Control and Embedded Systems (ICPCES). pp. 1-11. 2012.

[4] N. Vazquez et al. A Six-Switch Three-Level Current Source Inverter, 12th International Power Electronics Congress (CIEP). pp. 145–148, 2010.

[5] N. Vazquez et al. A Different Multilevel Current-Source Inverter, IEEE Trans. Ind. Electron, vol. 57, no. 8, pp. 2623-2632. 2010.

[6] N. Vazquez et al.A Grid Connected Current Source Inverter, International Conference on Clean Electrical Power. pp.439–442. 2009.

[7] J. Rodríguez et al. Multilevel Voltage-Source-Converter Topologies for Industrial Medium-Voltage Drives. IEEE Trans. Ind. Electron. vol. 54, no. 6, pp. 2930-2945. 2007.

[8] G. Buticchi et al. A Nine-Level Grid-Connected Converter Topology for Single-Phase Transformerless PV Systems, IEEE Trans. Ind. Electron. vol. 61, no. 8, pp.3951–3960, 2014.

[9] Z. Du. et al. A Cascade Multilevel Inverter Using a Single DC Source, in Proc. 21st Annu. IEEE APEC, Mar. 19–23, pp. 426–430, 2006.

1126 IEEE LATIN AMERICA TRANSACTIONS, VOL. 16, NO. 4, APRIL 2018

[10] S. Vazquez. et al. DC-Voltage-Ratio Control Strategy for Multilevel Cascaded Converters Fed With a Single DC Source, IEEE Trans. Ind. Electron. vol. 56, no. 7, pp 2513–2521, 2009.

[11] T. A. Meynard et al. Multicell Converters: Basic Concepts and Industry Applications, IEEE Trans. Ind. Electron. vol. 49, no. 5, pp. 955–964, 2002.

[12] A. K. Sadigh. et al. Reduced DC Voltage Source Flying Capacitor Multicell Multilevel Inverter: Analysis and Implementaion, IET Power Electron. vol. 7, no.2, pp. 439–450, 2014.

[13] P. Roshan Kumar. et al. Seventeen-Level Inverter Formed by Cascading Flying Capacitor and Floating Capacitor H-Bridges, IEEE Trans. Power. Electron. vol. 30, no. 7, pp. 3471-3478, 2015.

[14] G. Carrara. et al. A New Multilevel PWM Method: A Theoretical Analysis, IEEE Trans. Power. Electron. vol. 7, no. 3, pp. 497–505, Jul. 1992.

[15] B. P. McGrath and D. G. Holmes, Multicarrier PWM Strategies for Multilevel Inverters, IEEE Trans. Ind. Electron. vol. 49, no. 4, pp. 858–867, Aug. 2002.

[16] N. Celanovic and D. Boroyevich, A Fast Space-Vector Modulation Algorithm for Multilevel Three-Phase Converters, IEEE Trans. Ind. Appl. vol. 37, no. 2, pp. 637–641, 2001.

[17] A. K. Gupta and A. M. Khambadkone, A Space Vector PWM Scheme for Multilevel Inverters Based on Two-Level Space Vector PWM, IEEE Trans. Ind. Electron. vol. 53, no. 5, pp. 1631–1639, 2006.

[18] M. M. Prats, L. G. Franquelo, R. C. Portillo, J. I. Leon, E. Galván, and J. M. Carrascco, A 3-D Space Vector Modulation Generalized Algorithm for Multilevel Converters, IEEE Power Electron. Lett., vol. 1, no. 4, pp. 110–114, 2003.

[19] L. G. Franquelo, et al. Three-Dimensional Space Vector Modulation Algorithm for Four-Leg Multilevel Converters Using abc Coordinates, IEEE Trans. Ind. Electron. vol. 53, no. 2, pp. 458–466, 2006.

[20] L. Li, D. Czarkowski, et al. Multilevel Selective Harmonic Elimination PWM Technique in Series-Connected Voltage Inverters, in Conf. Rec. IAS Annu. Meeting. pp. 1454–1461, 1998.

[21] F. Zhang, and Y. Yan, Selective Harmonic Elimination PWM Control Scheme on a Three-Phase Four-Leg Voltage Source Inverter, IEEE Trans. Power Electron. vol. 24, no.7, pp.1682-1689, 2009.

[22] W. Fei, et al. A Generalized Half-Wave Symmetry SHE PWM Formulation for Multilevel Voltage Inverters, IEEE Trans. On Industrial Electronics. vol. 57, no. 9, pp. 3030-3038, 2010.

[23] Z. Du, et al. Active Harmonic Elimination for Multilevel Converters, IEEE Trans. Power Electron. vol. 21, no. 2, pp. 459–469, 2006.

[24] D. A. B. Zambra and J. R. Pinheiro, Comparison of Phase-Shift and Step Wave Modulation Technique applied to Symmetrical Cascaded Multilevel Inverter, IEEE Latin America Transactions. vol. 11, no. 5, pp. 1156-1162, 2013.

[25] P. W. Hammond, A New Approach to Enhance Power Quality for Medium Voltage AC Drives, IEEE Trans. Ind. Appl. vol. 33, no. 1, pp. 202–208, 1997.

[26] T. A. Meynard and H. Foch, Electronic Device for Electrical Energy Conversion Between a Voltage Source and a Current Source by Means of Controllable Switching Cells, IEEE Trans. Ind. Electron. vol. 49, no. 5, pp. 955–964, 2002.

[27] S.-G. Lee, et al. The Carrier Based PWM Method for Voltage Balancing of Flying Capacitor Multilevel Inverter, in Proc. IEEE PESC, Vancouver, BC, Canada. vol. 1, pp. 126–131, 2001.

[28] R. A. Vargas. et al. Analysis of Minimum Modulation for the 9-Level Multilevel Inverter in Asymmetric Structure, IEEE Latin America Transactions. vol. 13, no. 9, pp. 2851 - 2858, 2015.

Héctor Juan Carlos López Tapia nació en Tecomán Colima, México, en 1982. Recibió el grado de Ingeniero Electrónico y Maestro en Ciencias por el Instituto Tecnológico de Celaya, México en 2007 y 2009 respectivamente. Desde enero del 2016 cursa los estudios de Doctorado en Ingeniería en la Universidad Autónoma of Querétaro. Su área de interés es la electrónica de potencia principalmente convertidores CD-CD, energías renovables y vehículos eléctricos.

José Juan Alfaro Rodríguez nació en Salamanca Guanajuato, México. Recibió el grado en comunicaciones e ingeniería electrónica de la Universidad de Guanajuato en 2001 y el grado de Maestro en Ciencias por parte del Instituto Tecnológico de Celaya en agosto del 2017. Su área de interés es la Electrónica de Potencia son los convertidores CD-CD. Actualmente es profesor de en el Instituto Tecnológico Superior de Irapuato. Juvenal Rodríguez-Reséndiz recibió el grado de Maestro en Ciencias en Automatización y Control por la Universidad Autónoma de Querétaro (UAQ) y el grado de Doctor en Ciencias por la misma institución. Desde 2004 forma parte del departamento de mecatrónica donde labora como investigador y profesor. Sus áreas de interés incluyen procesamiento de imágenes y control. Además, pertenece a sistema nacional de investigadores y a la Academia Mexicana de Ciencias. Es presidente de la IEEE sección Querétaro.

Nimrod Vázquez-Nava nació en la ciudad de México en 1973. Recibió el grado de Ingeniero electrónico por el Instituto Tecnológico de Celaya, México en 1994, y el grado de maestro y doctor en ciencias en ingeniería electrónica por el Centro Nacional de Investigación y Desarrollo Tecnológico (CENIDET), en Cuernavaca, México, en 1997 y 2003 respectivamente. Desde 1998, labora en el departamento de ingeniería electrónica del Instituto Tecnológico de Celaya. Sus áreas de interés incluyen: fuentes interrumpidas de

energía, convertidores CD/CA, corrección del factor de potencia, técnicas de control no lineal y energías renovables.

Aurelio Domínguez González recibió el título de Ingeniero y el grado de Maestro en Ciencias de la Universidad Autónoma de Querétaro, donde actualmente labora como profesor investigador. Realizó su Doctorado en la Universidad de Concordia, Canadá. Es miembro del Sistema Nacional de Investigadores (SNI), nivel 1.

TÁPIA HÉCTOR JUA et al.: EIGHT LEVELS MULTILEVEL 1127