隔离系统设计的隐藏成本 - Analog Devices...典型的隔离设计权衡...

22
隔离系统设计的隐藏成本 1

Transcript of 隔离系统设计的隐藏成本 - Analog Devices...典型的隔离设计权衡...

Page 1: 隔离系统设计的隐藏成本 - Analog Devices...典型的隔离设计权衡 保持小应用尺寸 满足EMC目标 减少电路板制作次数,满足截止期限 … 11 需要一种能够帮助加快上市时间、减少评估时

隔离系统设计的隐藏成本

1

Page 2: 隔离系统设计的隐藏成本 - Analog Devices...典型的隔离设计权衡 保持小应用尺寸 满足EMC目标 减少电路板制作次数,满足截止期限 … 11 需要一种能够帮助加快上市时间、减少评估时

议题

►简介

►推动隔离系统设计要求变化的市场趋势

►最新的隔离趋势

►隐藏成本——新趋势对项目风险和上市时间有何影响

►可用的解决方案及其缺点

►一种新的隔离式电源解决方案

►结论

2

Page 3: 隔离系统设计的隐藏成本 - Analog Devices...典型的隔离设计权衡 保持小应用尺寸 满足EMC目标 减少电路板制作次数,满足截止期限 … 11 需要一种能够帮助加快上市时间、减少评估时

对隔离的需求

► 许多应用都需要实施电气隔离§ 安全性——由标准管控§ 防止用户触电§ 防止设备受到电击

§ 性能——无标准合规性§ 消除接地环路§ 提供容错能力§ 隔离噪声

► 电路必须跨越隔离栅通信和/或供电§ 保持隔离 § 无电流(或电流极小)

§ 高性能§ 电压额定值、功耗、时序、稳定性

3

► 工业和消费电子领域很多地方存在危险电压

► 必须采取措施保护人员和设备,以免受到长期电位差和暂时过压条件(故障)损害

► 地方和国际法规要求必须保障安全

Page 4: 隔离系统设计的隐藏成本 - Analog Devices...典型的隔离设计权衡 保持小应用尺寸 满足EMC目标 减少电路板制作次数,满足截止期限 … 11 需要一种能够帮助加快上市时间、减少评估时

市场趋势

4

► 更小更轻的电气系统► 更高的电压——例如,400 VDC电池组 ► 检测和连接——更多传感器和节点► 提高性能和产品兼容性

汽车电气化 行业/工业4.0

技术融合 消费电子物联网

Page 5: 隔离系统设计的隐藏成本 - Analog Devices...典型的隔离设计权衡 保持小应用尺寸 满足EMC目标 减少电路板制作次数,满足截止期限 … 11 需要一种能够帮助加快上市时间、减少评估时

隔离趋势:EMC(辐射发射规范的融合)

► 技术的融合迫使电磁兼容性(EMC)标准发生变化

► 标准不断变化为组合各种设备类型——各种要求的超集更难以满足

► 示例:CISPR32将CISPR22(信息技术)和CISPR11(工业、科学和医疗设备)要求结合在一起

5

工业信息技术

融合

► 示例:IEC 60601-1-2第4版(医疗电子)考虑了传统受控医疗环境之外的威胁§ EMS、家庭、飞机§ 电磁兼容被认为是类似于温度、湿度和压力的“正

常”事件§ 要求变得更加难以满足

Page 6: 隔离系统设计的隐藏成本 - Analog Devices...典型的隔离设计权衡 保持小应用尺寸 满足EMC目标 减少电路板制作次数,满足截止期限 … 11 需要一种能够帮助加快上市时间、减少评估时

隔离趋势:EMC(辐射发射规范的融合)

6

EN55011:第1组-A类

EN55022:A类

EN55032:A类

频率(MHz)

辐射

发射

(dBµ

V/m

)

技术的融合迫使电磁兼容性(EMC)标准发生变化。标准不断变化为组合各种设备类型——各种要求的超集更难以满足。

Page 7: 隔离系统设计的隐藏成本 - Analog Devices...典型的隔离设计权衡 保持小应用尺寸 满足EMC目标 减少电路板制作次数,满足截止期限 … 11 需要一种能够帮助加快上市时间、减少评估时

隐藏成本# 1:安全认证

多个系统级和组件级安全认证增加了额外的复杂性,即使使用已知的或以前经过认证的系统和电路也是如此► 不同的地域性要求► 不同的机构参与其中,有时对标准有不同的解释

► 标准机构针对系统或元件制定主要标准§ IEC—国际电气委员会—全球§ UL—美国保险商实验室—北美§ VDE—欧洲§ 对于电气安全性,各种规则似乎都与IEC一致

► 地区性标准机构 § 解读全球标准以应用到本地区域§ 本地线路电压要求§ 特定基础设施的修改(电能质量)§ 环境差异(中国的海拔高度、巴西的湿度) § 政治压力

7

Page 8: 隔离系统设计的隐藏成本 - Analog Devices...典型的隔离设计权衡 保持小应用尺寸 满足EMC目标 减少电路板制作次数,满足截止期限 … 11 需要一种能够帮助加快上市时间、减少评估时

隐藏成本# 2:密度增加

迫使在性能和功能上进行权衡,可能会由于解决方案的可用性有限而影响计划

► 工厂自动化密度增加

► 电子器件的体积必须缩小§ 集成度更高§ 封装更小§ 印刷电路板更小,密度更高

► 仪器仪表领域存在类似趋势§ 功能更多§ 封装/外壳更小

8

Page 9: 隔离系统设计的隐藏成本 - Analog Devices...典型的隔离设计权衡 保持小应用尺寸 满足EMC目标 减少电路板制作次数,满足截止期限 … 11 需要一种能够帮助加快上市时间、减少评估时

隐藏成本# 3:减少辐射发射

EMI抑制技术增加了组件的数量,扩展了设计,并且可能需要多次电路板制作来满足目标要求

► 传统的EMC抑制技术§ 铁氧体§ 电容(去耦和跨越隔离栅)§ 磁珠§ 金属屏蔽体/外壳

► 尺寸更小、密度更高的印刷电路板§ 供抑制技术使用的空间更小

► 抑制技术通常是通过试错来实现的§ 测试周期长,成本高昂

9

Page 10: 隔离系统设计的隐藏成本 - Analog Devices...典型的隔离设计权衡 保持小应用尺寸 满足EMC目标 减少电路板制作次数,满足截止期限 … 11 需要一种能够帮助加快上市时间、减少评估时

隐藏成本# 4:隔离的复杂性

可能需要专业知识,会增加项目耗费的成本和时间

► 跨越隔离栅传输电源和数据

► 使用多个电源

10

Page 11: 隔离系统设计的隐藏成本 - Analog Devices...典型的隔离设计权衡 保持小应用尺寸 满足EMC目标 减少电路板制作次数,满足截止期限 … 11 需要一种能够帮助加快上市时间、减少评估时

期盼全新的解决方案:管理项目成本和风险

典型的隔离设计权衡

► 保持小应用尺寸

► 满足EMC目标

► 减少电路板制作次数,满足截止期限 …

11

需要一种能够帮助加快上市时间、减少评估时间、降低风险和降低项目成本的解决方案

► 更多集成组件

► 预测试和预认证功能 ► 在项目早期实施EMC抑制技术

► 简化设计

资料来源:电磁兼容工程,第一版,作者:Henry W. Ott

Page 12: 隔离系统设计的隐藏成本 - Analog Devices...典型的隔离设计权衡 保持小应用尺寸 满足EMC目标 减少电路板制作次数,满足截止期限 … 11 需要一种能够帮助加快上市时间、减少评估时

传统隔离电源解决方案:分立式方案

► 隔离反激式转换器是满足隔离电源需求的常用方法

► 它们有一些好处,包括较低的物料清单成本,但也有缺点

► 误差放大器需要开发补偿网络的设计工程以稳定电压回路§ 受到光耦合器性能变化的影响§ 电流传输比的差异限制了性能和工作温度范围

► 从成本的角度来看,这种方法似乎更好,但需要权衡工程工作量和技术风险

► 这也给EMC性能和获得安全认证的能力带来了风险

12

Page 13: 隔离系统设计的隐藏成本 - Analog Devices...典型的隔离设计权衡 保持小应用尺寸 满足EMC目标 减少电路板制作次数,满足截止期限 … 11 需要一种能够帮助加快上市时间、减少评估时

一个新的解决方案

► 简化EMC认证§ 采用2层印刷电路板,全负载条件下低于EN 55022/CISPR 22 B类

辐射限制要求

► 最小封装尺寸§ 8引脚SOIC_IC封装,最小爬电距离8.3 mm,隔离输出功率300

mW

► 500 mW集成隔离输出功率§ ADuM5020 16引脚SOIC_W封装,爬电距离7.8 mm§ ADuM6020 16引脚SOIC_IC封装,爬电距离8.3 mm

► 安全认证

13

ADuM5020/ADuM5028和ADuM6020/ADuM6028基于ADI在数字隔离

电源解决方案方面的领先专业技术

集成低辐射isoPower®的隔离式DC-DC转换器

Page 14: 隔离系统设计的隐藏成本 - Analog Devices...典型的隔离设计权衡 保持小应用尺寸 满足EMC目标 减少电路板制作次数,满足截止期限 … 11 需要一种能够帮助加快上市时间、减少评估时

优点:简单、小尺寸的2层PCB

14节省超过70%的PCB面积

Page 15: 隔离系统设计的隐藏成本 - Analog Devices...典型的隔离设计权衡 保持小应用尺寸 满足EMC目标 减少电路板制作次数,满足截止期限 … 11 需要一种能够帮助加快上市时间、减少评估时

利用isoPower®测量辐射发射

15

ADuM5020

16引脚SOIC_W最大负载100 mA

CISPR 22/EN 55022 B类测试爱尔兰CEI的10 m暗室

ADuM5028

8引脚SOIC_IC最大负载60 mA

Page 16: 隔离系统设计的隐藏成本 - Analog Devices...典型的隔离设计权衡 保持小应用尺寸 满足EMC目标 减少电路板制作次数,满足截止期限 … 11 需要一种能够帮助加快上市时间、减少评估时

简化的两层PC板布局

16

ADuM5020和ADuM5028评估板具有2层PCB,VISO和GNDISO引脚使用铁氧体,满足CISPR 22 B类标准要求,无需拼接电容

ADuM5020 16引脚SOIC的11 GNDISO引脚和12 VISO引脚的放大示例

铁氧体E2、E3和旁路电容C4、C6

铁氧体E2、E3

Murata BLM15HD182SN1

在100 MHz至1000 MHz条件下,阻抗为1800阻抗为1800 Ω

引脚12引脚11

Page 17: 隔离系统设计的隐藏成本 - Analog Devices...典型的隔离设计权衡 保持小应用尺寸 满足EMC目标 减少电路板制作次数,满足截止期限 … 11 需要一种能够帮助加快上市时间、减少评估时

ADuM5028:满足CISPR 22 B类标准要求

17

ADuM5028负载为50 mA

频率(MHz) 角度(°) 高度(m) 准峰值测量(dBμV/m)

B类限值(dBμV/m)

B类规格的准峰值裕量(dB)

308.9 180 3.5 25.3 37 -11.7396.956 0 2 27.7 37 -9.3428.668 0 2 27 37 -10920.04 0 1 30.7 37 -6.3

30 MHz至1000 MHz的结果

使用2层PCB:准峰值满足CISPR 22 B类标准要求,920 MHz时的裕量为–6.3 dBμV

Page 18: 隔离系统设计的隐藏成本 - Analog Devices...典型的隔离设计权衡 保持小应用尺寸 满足EMC目标 减少电路板制作次数,满足截止期限 … 11 需要一种能够帮助加快上市时间、减少评估时

ADuM5020:满足CISPR 22 B类标准要求

18

ADuM5020负载为50 mA

30 MHz至1000 MHz的结果

使用2层PCB:准峰值满足CISPR 22 B类标准要求,935 Mhz时的裕量为-6.9 dBμV

频率(MHz) 角度(°) 高度(m) 准峰值测量(dBμ V/m)

B类限值(dBμ V/m)

B类规格的准峰值裕量(dB)

310.2 180 3 24.1 37 -12.9426.256 0 3 26.7 37 -10.3359.004 180 1 23.7 37 -13.3935.76 0 1 30.1 37 -6.9

Page 19: 隔离系统设计的隐藏成本 - Analog Devices...典型的隔离设计权衡 保持小应用尺寸 满足EMC目标 减少电路板制作次数,满足截止期限 … 11 需要一种能够帮助加快上市时间、减少评估时

ADuM5020:负载为100 mA,满足CISPR 22 B类标准

19

ADuM5020负载为100 mA

30 MHz至1000 MHz的结果

100 mA时使用2层PCB:准峰值满足CISPR 22 B类标准要求,915 Mhz时的裕量为-5.1 dBμV

频率(MHz) 角度(°) 高度(m) 准峰值测量(dBμ V/m)

B类限值(dBμ V/m)

B类规格的准峰值裕量(dB)

305.656 180 3 28.3 37 -8.7336.892 180 2.5 27.3 37 -9.7396.532 180 2 28.5 37 -8.5426.456 180 2 25.3 37 -11.7915.264 0 1 31.9 37 -5.1

Page 20: 隔离系统设计的隐藏成本 - Analog Devices...典型的隔离设计权衡 保持小应用尺寸 满足EMC目标 减少电路板制作次数,满足截止期限 … 11 需要一种能够帮助加快上市时间、减少评估时

安全、低噪声隔离设计

20a

电池监控和逆变器

精密测量

紧凑、高密度、高电压的新兴应用

► 法规认证满足CISPR 22 B类标准要求

► 降低复杂性无需旁路电容

► 降低材料成本在2层PCB上高达30%

► 更小应用尺寸最多节省70% PCB空间

► 加速产品上市缩短PCB设计和测试时间

生命体征监测

可编程逻辑控制器(PLC)

Page 21: 隔离系统设计的隐藏成本 - Analog Devices...典型的隔离设计权衡 保持小应用尺寸 满足EMC目标 减少电路板制作次数,满足截止期限 … 11 需要一种能够帮助加快上市时间、减少评估时

结论

► 汽车电气化和工业4.0等市场趋势正在增加许多应用中包含的电气组件数量§ 这种趋势急速推高了对高性能、高密度隔离电路的需求

► 技术趋势导致隔离系统设计的难度和风险大大提高

► 随着设备类型的融合,EMC规范变得越来越难以满足

► 全球系统级和组件级安全认证要求进一步增加了复杂性和风险

► 完全集成的、经过安全认证并且EMC性能经过备案的隔离式DC-DC转换器,为系统设计人员提供了更好的解决方案

► 它们可以显著降低设计复杂性并确保更好的EMC测试效果和合规性

► 由于在重新设计、重新表征和重新测试方面耗费的时间更少,设计人员可以更加专注于如何减小电路板空间、减少风险、降低成本并缩短产品上市时间

22

Page 22: 隔离系统设计的隐藏成本 - Analog Devices...典型的隔离设计权衡 保持小应用尺寸 满足EMC目标 减少电路板制作次数,满足截止期限 … 11 需要一种能够帮助加快上市时间、减少评估时

谢谢观看!

►ADI中国地区技术支持热线:4006 100 006

►ADI中国地区技术支持信箱:[email protected]

►ADI样片申请网址:http://www.analog.com/zh/sample

22