DRIVE LOWER IGBT...

15
บทที3 การออกแบบตัวควบคุมมอเตอร์ไฟฟ้ ากระแสตรง หลักการพื ้นฐานของวงจรชอปเปอร์ดังที่กล่าวมาแล้ว จะนามาสร้างตัวควบคุมความเร็ว มอเตอร์ไฟฟ้ากระแสตรงแบบ 4 ควอแดนซ์ โดยในโครงงานนี ้จะเลือกขับเคลื่อนมอเตอร์ไฟฟ้า กระแสตรง ขนาด 12 โวลต์ 100 วัตต์ โดยใช้สัญญาณ พีดับเบิ้ลยูเอ็ม ( PWM) ในการควบคุม ความเร็วมอเตอร์ไฟฟ้ากระแสตรง PWM PHASE SHIFT UPPER GATE DRIVE LOWER GATE DRIVE UPPER IGBT Q1,Q4 LOWER IGBT Q2,Q3 UIN UPPER GATE DRIVE LOWER GATE DRIVE M ภาพที่ 3.1 โครงสร้างตัวควบคุมความเร็วมอเตอร์ไฟฟ้ากระแสตรงแบบ 4 ควอแดนซ์

Transcript of DRIVE LOWER IGBT...

Page 1: DRIVE LOWER IGBT Q2,Q3dspace.spu.ac.th/bitstream/123456789/4811/8/บทที่3การออกแบบ... · q2,q3 u in upper gate drive lower gate drive m ภาพที่

บทท 3 การออกแบบตวควบคมมอเตอรไฟฟากระแสตรง

หลกการพนฐานของวงจรชอปเปอรดงทกลาวมาแลว จะน ามาสรางตวควบคมความเรวมอเตอรไฟฟากระแสตรงแบบ 4 ควอแดนซ โดยในโครงงานนจะเลอกขบเคลอนมอเตอรไฟฟากระแสตรง ขนาด 12 โวลต 100 วตต โดยใชสญญาณ พดบเบลยเอม (PWM) ในการควบคมความเรวมอเตอรไฟฟากระแสตรง

PWM PHASE SHIFT

UPPER GATE DRIVE

LOWER GATE DRIVE

UPPER IGBTQ1,Q4

LOWER IGBTQ2,Q3

UIN

UPPER GATE DRIVE

LOWER GATE DRIVE

M

ภาพท 3.1 โครงสรางตวควบคมความเรวมอเตอรไฟฟากระแสตรงแบบ 4 ควอแดนซ

Page 2: DRIVE LOWER IGBT Q2,Q3dspace.spu.ac.th/bitstream/123456789/4811/8/บทที่3การออกแบบ... · q2,q3 u in upper gate drive lower gate drive m ภาพที่

15

3.1 วงจรสรางสญญาณพดบเบลยเอม สญญาณพดบเบลยเอมทน ามาใชในโครงงานนมลกษณะเปนสญญาณพลส (Pulse) ทมความถคงท สามารถปรบคาดวตไซเคล ไดการสรางสญญาณพดบเบลยเอมเกดจากการน าระดบสญญาณแรงดนไฟฟากระแสตรง (UIN) ซงเปนสญญาณอนพท มาเปรยบเทยบกบสญญาณรปฟนเลอยดง ภาพท 3.2 สญญาณเอาทพททไดหลงจากการเปรยบเทยบกนระหวาง 2 สญญาณจะเปนสญญาณพลสทมดวตไซเคลแปรผนตามระดบของสญญาณอนพท (UIN)

ภาพท 3.2 แสดงรปคลนสญญาณเอาทพทของ Pulse Width Modulation (PWM)

Page 3: DRIVE LOWER IGBT Q2,Q3dspace.spu.ac.th/bitstream/123456789/4811/8/บทที่3การออกแบบ... · q2,q3 u in upper gate drive lower gate drive m ภาพที่

16

ในโครงงานนเลอกใชไอซ เบอร MC34060P มาสรางสญญาณ พดบเบลยเอม ซงมวงจรก าเนดสญญาณฟนเลอยและวงจรเปรยบเทยบอยภายในโดยความถของสญญาณ พดบเบลยเอมของวงจรสามารถหาได จากการค านวณจาก

oscf = TT xCR

2.1 (3.1)

โดย RT และ CT คอ ความตานทาน และตวเกบประจทใชก าหนดความถสญญาณพดบเบลยเอม จากการออกแบบวงจร ก าหนดใหมความถสญญาณพดบเบลยเอม มคา 20 kHz และ ก าหนดให CT มคาเทากบ 0.01 F ดงนนเมอพจารณา สมการท 3.1 คาความตานทาน RT จะมคา

TR = 01.020

2.1

KHzx = k6 (3.2)

หรอ หาไดจากกราฟใน Datasheet ของ IC 34060P ในภาพท 3.3

20k

6k

ภาพท 3.3 กราฟการก าหนดความถของสญญาณ PWM

Page 4: DRIVE LOWER IGBT Q2,Q3dspace.spu.ac.th/bitstream/123456789/4811/8/บทที่3การออกแบบ... · q2,q3 u in upper gate drive lower gate drive m ภาพที่

17

น าคา RT = 6 kΩ และ CT = 0.01 F ทได มาตอวงจรสรางสญญาณพดบเบลยเอม ทความถ 20 กโลเฮรตซ ตามภาพท 3.4 และจะไดสญญาณพดบเบลยเอมจากการวดสญญาณดวยออสซลโลสโคปตามภาพท 3.5

ภาพท 3.4 วงจรสรางสญญาณพดบเบลยเอม (PWM)

MC34060P

2

1

3

4

5

6

7 8

9

10

11

12

13

14

RT

6 kΩ

CT

0.01uF

VR

10 kΩ

R1

50 kΩ

R2

1 kΩ

PWM

DB104

G

AC

DC

220

VAC

15 VAC

+

-

7815

2200 uF

UIN

Ref 1 Ref 1

Ref 1

Ref 1 Ref 1

R3

500 kΩ

R4

500 kΩ

1N4148

Ref 1

C

0.22uF

Page 5: DRIVE LOWER IGBT Q2,Q3dspace.spu.ac.th/bitstream/123456789/4811/8/บทที่3การออกแบบ... · q2,q3 u in upper gate drive lower gate drive m ภาพที่

18

ภาพท 3.5 สญญาณพดบเบลยเอมทดวตไซเคลท 65 %

3.2 วงจรเลอนเฟส (Phase Shift)[6] เนองจากการออกแบบวงจรชอปเปอรแบบ 4 ควอแดนซ นจะเปนการสงใหไอจบท 4 ตว ทตออนกรมกนสลบกนท างาน ดงนนสญญาณทควบคมไอจบททงสองจะตางกน 180 องศา แตจะเกดปญหาในชวงการ (เปด – ปด) หรอ ณ เวลาท ไอจบทเปลยนสถานะจากน ากระแสไปเปนหยดน ากระแส หรอจากหยดน ากระแสไปเปนน ากระแส ซงไอจบททงสจะมโอกาสทจะน ากระแสพรอมๆ กนเพราะจะท าใหเกดการลดวงจรดงภาพท 3.6

Page 6: DRIVE LOWER IGBT Q2,Q3dspace.spu.ac.th/bitstream/123456789/4811/8/บทที่3การออกแบบ... · q2,q3 u in upper gate drive lower gate drive m ภาพที่

19

VGS1

t

t

T

kt

VGS2

V

VGS1 =

VGS2 =

ภาพท 3.6 สญญาณขบเกทไอจบท ทยงไมผานการเลอนเฟส ดงนนจงจ าเปนตองใชวงจรเลอนเฟสของสญญาณทงสองใหมการหนวงเวลา (Dead Time) เพอไมใหไอจบททงสองตวท างานพรอมกน ปองกนการลดวงจรดงภาพท 3.7

t

t

T

kt

Dead timeV

VGS1

VGS2

ภาพท 3.7 สญญาณขบเกทไอจบท ทผานการเลอนเฟสแลว

Page 7: DRIVE LOWER IGBT Q2,Q3dspace.spu.ac.th/bitstream/123456789/4811/8/บทที่3การออกแบบ... · q2,q3 u in upper gate drive lower gate drive m ภาพที่

20

ออกแบบวงจรเลอนเฟสโดยน าไอซ CMOS เบอร (CD40106BE) ซงเปน Schmitt Trigger NOT GATEใชวงจร RCDในการปรบหนวงเวลา (Dead time) ดงภาพท 3.8

CD40106B

2

1

3

4

5

6

7 8

9

10

11

12

13

14

10 pF

R1

500 kΩ

DB104

G

AC

DC220

VAC15 VAC

+

-

7815

2200

uF

Ref 1 Ref 1

Ref 1

R5

100Ω

R3

50

0 kΩ

R2

50 Ω 10 pF

1N41

48

1N4148

R4

50

Ω

R6

100Ω

Ref 1

Ref 1UPPERTLP250

LOWERTLP250

PWM

1N414

8

C

0.22uF

Ref 1

ภาพท 3.8 วงจรเลอนเฟส สญญาณทผานจาก NOT GATE 1/5 เปนระดบลอจก “1” ไดโอดไดรบแรงดนไบอสตรง ผานไปยง NOT GATE 2/5 ท าใหสญญาณเอาทพทเปนลอจก “0” ขณะเดยวกนตวเกบประจกจะท าการเกบประจแตถาสญญาณทผานจาก NOT GATE 1/5 เปนระดบลอจก “0” ไดโอดจะไดรบไบอสกลบ ตวเกบประจกจะคอย ๆ คายประจผานทาง R1 และ R2 แรงดนทอนพทของ NOT GATE 2/5 กจะคอยๆ ลดลงจนถงอนพทระดบต าของ (Schmitt Trigger NOT GATE) ซงมคาเทากบ 5.8

Page 8: DRIVE LOWER IGBT Q2,Q3dspace.spu.ac.th/bitstream/123456789/4811/8/บทที่3การออกแบบ... · q2,q3 u in upper gate drive lower gate drive m ภาพที่

21

V เอาทพทของไอซ 1/5 จะเปลยนสถานะเปนลอจก “1” สญญาณทไดจะมการหนวงเวลาออกไป โดยในโครงงานนก าหนดชวงเวลาใหมการหนวงเทากบ 200 ns เนองจากไอจบท เบอร IRG4PH40UD ทน ามาใชงานในโครงงานนมคาหยดน ากระแส 110 ns เพอความปลอดภยในการท างานของไอจบทจงตองเผอเวลาหนวงไวประมาณ 2 เทา คาเวลาทหนวงสามารถหาไดจากสมการการคายประจของตวเกบประจดงสมการท 3.1

CU =

)(

1 cR

T

in eU (3.3)

เมอ CU = แรงดนตกครอมตวเกบประจเทากบคาแรงดนอนพทระดบต าของ Schmitt Trigger GATENODE = 5.8 V inU = แรงดนอนพท 15 V T = คาเวลาไรผลสนองทตองการ จากสมการท 3.1 หากก าหนดคา C จะสามารถหาคา R ไดดงน

R =

)ln(in

cin

U

UUC

T (3.4)

แทนคาในสมการท 3.2 โดยก าหนดให T = 200 ns, C = 10 pF จะได

R =

)15

8.515ln()1010(

10200

12

9

x

x = 40.91k

จากการค านวณ คา R จะตองมคาอยางนอย 40.91 kΩ เพอใหมการหนวงเวลา 200 ns จงก าหนดใหมท งตวตานทาน 50 kΩ ตออนกรมกบความตานทานปรบคาได เพอก าหนดใหม

Page 9: DRIVE LOWER IGBT Q2,Q3dspace.spu.ac.th/bitstream/123456789/4811/8/บทที่3การออกแบบ... · q2,q3 u in upper gate drive lower gate drive m ภาพที่

22

ชวงเวลาในการหนวงอยางนอยทสดประมาณ 200 ns และสามารถปรบเพมคาเวลาไดดวยการปรบคาความตานทานใหมากขน โดยสญญาณทไดจากวงจรนจะเปนดงภาพท 3.9

ภาพท 3.9 สญญาณทไดจากการวดเอาทพทของวงจรเลอนเฟสเทยบกน

3.3 วงจรขบเกทไอจบท สญญาณพดบเบลยเอมทผานการมอดเลตตามความกวางของพลสมลกษณะเปนสญญาณพลซสเหลยม สญญาณนถกสงไปยงวงจรสรางสญญาณขบน าเกท ดวยไอซสรางสญญาณขบน าเกท เบอร TLP250 เพอควบคมการท างานของไอจบทโดยออกแบบวงจรขบเกท ตามภาพท 3.4 , ภาพท 3.8 , ภาพท 3.10 และ ภาพท 3.12 และน าวงจรขบเกททออกแบบนไปใชกบวงจรชอปเปอร แบบ 4 ควอแดนซ

Page 10: DRIVE LOWER IGBT Q2,Q3dspace.spu.ac.th/bitstream/123456789/4811/8/บทที่3การออกแบบ... · q2,q3 u in upper gate drive lower gate drive m ภาพที่

23

RG100Ω

Drive gate IGBT

TLP250

1

2

3

4

8

7

6

5

PWM

Ref 1Ref 2

G

E

+9V.

1N

41

48

1N

41

48

C

0.22uF

ภาพท 3.10 วงจรขบน าเกทโดยใชไอซเบอร TLP250 จากภาพท 3.6 แสดงการตอวงจรขบน าเกทของไอซ TLP250 ซงแหลงจายไฟเลยงจะตองเปนคนละชดกบแหลงจายไฟเลยงสญญาณพดบเบลยเอม และขาลบของไฟเลยงทงสองแหลงจาย (Ref1 และ Ref2) จะไมตอถงกน สวนทส าคญของวงจรนสวนหนงคอ RG ซงจะท าหนาทในการจ ากดกระแสทจะไปขบเกทของไอจบท ผลของการจ ากดกระแสนจะท าใหหนวงเวลาการเปดของไอจบทจะท าใหลดสญญาณการพงเกน (Overshoot) โดยคาความตานทานนอย จะท าใหเกดการพงเกนมากทต าแหนงของขาขนของสญญาณจากสภาวะ (ปด เปน เปด) แรงดนชอปเปอร ทโหลดไดรบและแรงดนพงเกนน จะมผลตอการเกดสญญาณรบกวน แตถาหากใหคาความตานทานมากเกนไป จะท าใหมพลงงานสะสมทขาเกทมาก อาจท าใหไอจบทเสยหายได ดงนนจงก าหนดคาความตานทาน RG เทากบ 100 Ω เพราะไมท าใหเกดการพงเกนมากเกนไปสงเกตไดจากตวอยางการวดสญญาณขบเกท ทงสตวของวงจร 4 ควอแดนซ ตามภาพท 3.11

Page 11: DRIVE LOWER IGBT Q2,Q3dspace.spu.ac.th/bitstream/123456789/4811/8/บทที่3การออกแบบ... · q2,q3 u in upper gate drive lower gate drive m ภาพที่

24

(ก) สญญาณขบเกทตวท (1 และ 2)

(ข) สญญาณขบเกทตวท (3 และ 4) ภาพท 3.11 สญญาณขบเกทของ IGBT ทง 4 ตวของวงจร 4 ควอแดนซ

Page 12: DRIVE LOWER IGBT Q2,Q3dspace.spu.ac.th/bitstream/123456789/4811/8/บทที่3การออกแบบ... · q2,q3 u in upper gate drive lower gate drive m ภาพที่

25

3.4 วงจรชอปเปอรแบบ 4 ควอแดนซ[6]

+M

Q1

-

Q2

Motor 24 Vdc

UPPERIGBT

LOWERIGBT

12 Vdc

UPPERIGBT

LOWERIGBTD3D1

D2 D4

Q3

Q4

C

G

E

G

C

E

GC

E

C

E

G

ภาพท 3.12 วงจรชอปเปอรแบบ 4 ควอแดนซ 3.4.1 หลกการขบเคลอนมอเตอรไฟฟากระแสตรงโดยใชวงจรชอปเปอร[1] วงจรชอปเปอรนยมใชในการขบควบคมวงจรอารเมเจอร โดยใชอปกรณสวตซชงประเภท ทรานซสเตอร, มอสเฟตก าลง หรอ ไอจบท เนองจากไมยงยากในการจะใหหยดน ากระแสเหมอนกบ เอสซอาร และขอดอกประการหนงคอ ทรานซสเตอร, มอสเฟตก าลง และไอจบท สามารถ (เปด–ปด) วงจรทมความถสงได วงจรชอปเปอรสามารถขบเคลอนมอเตอรไดหลายทศทางโดยก าหนดใหเปน 4 ควอแดนซ จากภาพท 2.3 แสดงทศทางระหวางแรงบดและความเรวแบงออกเปน 4 ควอแดนซ ภาพท 2.3แสดงทศทางของแรงดนและกระแสทง 4 ควอแดนซ สรปคอ จากรปเปนวงจรประกอบไปดวย IGBT 4 ตวทท าหนาทขบ และควบคมทศทางการหมนของมอเตอร ถาหากก าหนดใหทรานซสเตอร Q1 และ Q4 อยในสภาวะท างาน (Active) กระแสไฟฟาจะไหลผานทรานซสเตอรจากซายไปขวา โดยผานมอเตอรไฟฟากระแสตรงท าใหมอเตอรหมนไปทางขวาในท านองเดยวกนถาหากเราท าให IGBT Q2 และ Q3 อยในสภาวะท างาน (Active) กระแสไฟฟากจะไหลจากทางขวาไปทางซายซงจะสงผลใหมอเตอรกลบทศทางการหมน 3.4.2 ออกแบบวงจรชอปเปอรแบบ 4 ควอแดนซ น าวงจรพดบเบลยเอมวงจรเลอนเฟส วงจรขบน าเกท และวงจรชอปเปอรแบบ 4 ควอแดนซ ทออกแบบไวมาประกอบเขาดวยกนจะไดวงจรตามภาพท 3.13

Page 13: DRIVE LOWER IGBT Q2,Q3dspace.spu.ac.th/bitstream/123456789/4811/8/บทที่3การออกแบบ... · q2,q3 u in upper gate drive lower gate drive m ภาพที่

26

MC34060P

2 1345678 9 10 11 12 13 14

RT6 kΩ

CT0.01uF

VR110 kΩ

R150 kΩ

R21 kΩ

PWM

DB104GAC

DC220 VAC

15 VAC

+-

7815

2200 uF

UIN

Ref 1Ref 1

Ref 1

Ref 1Ref 1

10 pF R650 Ω

1N4148

Ref 1

R5500 kΩ

CD40106B

2345678 9 10 11 12 13

114

Ref 1

M12V

100ΩG

TLP 250

100Ω1234

5 6 7 8

+9V

Ultra Fast Diode

TLP 250

12345 6 7 8

+9V

Ref 1Ref 2

Ultra Fast Diode

Ultra Fast Diode

Ultra Fast Diode

E CC

G

E

EE

CC

D2D4

D1D3

Q1Q3Q4

Q2

Ref 2Ref 1

100Ω 100Ω

+12V.

R9100Ω

R10100Ω

UPPERTLP250

LOWER

TLP250

GG

TLP 250

12345 6 7 8

+9V

Ref 1

TLP 250

12345 6 7 8

+9V

Ref 1Ref 2

Ref 2

R7500 kΩ

R850 Ω

1N4148

Ref 3

10 pF

R3500 kΩ

R4500 kΩ

C0.22uF

C0.22uF

1N41481N41481N41481N4148

C0.22uFC

0.22uF

C0.22uF

C0.22uF

1N4148

1N4148

1N4148

ภาพท 3.13 การตอวงจรตวควบคมความเรวมอเตอรไฟฟากระแสตรงแบบ 4 ควอแดนซ

Page 14: DRIVE LOWER IGBT Q2,Q3dspace.spu.ac.th/bitstream/123456789/4811/8/บทที่3การออกแบบ... · q2,q3 u in upper gate drive lower gate drive m ภาพที่

27

3.4.3 น าวงจรจากภาพท 3.13 มาออกแบบลายแผนปรนดวยโปรแกรม (PCB Wizard 3.50 Pro Unlimited)

(ก) ลายแผนปรนวงจรพดบเบลยเอม และ ลายแผนปรนวงจรเลอนเฟส

(ข) ลายแผนปรนวงจรขบเกท TLP 250

Page 15: DRIVE LOWER IGBT Q2,Q3dspace.spu.ac.th/bitstream/123456789/4811/8/บทที่3การออกแบบ... · q2,q3 u in upper gate drive lower gate drive m ภาพที่

28

(ค) ลายแผนปรนวงจร IGBT (ดานหนา และ หลง)

(ง) ภาพแสดงการน าลายปรนทงหมดมาตอใสอปกรณ

ภาพท 3.14 แสดงวงจรลายปรนพรอมการประกอบอปกรณวงจร 4 ควอแดนซ และชนงาน