1

DISEÑO CON HARDWARE RECONFIGURABLE

Hortensia Mecha LópezDepartamento de Arquitectura de Computadores y Automática

Universidad Complutense de Madrid

DISEÑO CON HARDWARE RECONFIGURABLE

Hardware reconfigurableFlujo de diseño sobre FPGAsArquitectura FPGAs XilinxPlaca de trabajo Prácticas

2

Circuitos prefabricados con funcionalidad programable: PLA, PROM, PAL, CPLD, FPGA

Arrays Precableados

Hardware reconfigurable

Hardware reconfigurable

3

Hardware reconfigurable

PLA

PROM

PALCPLD

FPGA:– Un array de celdas regularmente

dispuestas sobre el silicio cuya funcionalidad es programable, denominados CLB.

– Una colección de celdas de entrada/salida dispuestas perimetralmente cuyas características son programables, denominados IOB

– Una colección de bloques de interconexión, que bajo programación permiten conectar CLBs e IOBs entre sí.

Hardware reconfigurable

4

Hardware reconfigurable

SRAM

Pass Transistor

Multiplexer

2 SRAM cells

SRAM

Tri-state buffer

Hardware reconfigurable

Los elementos de control o configuración sirven para:– 1.- Controlar los multiplexores– 2.- Implementar LUTs (Look Up Table)– 3.- Configurar el interconexionado

5

Xilinx XC4025

Hardware reconfigurable

Metodología de diseño para FPGA:– Los diseños no se fabrican, sino que se realizan programando

adecuadamente los CLBs, IOBs y bloques de interconexión.– Cada bloque almacena su configuración (programa) en una SRAM,

EPROM o en antifusibles. Dependiendo del método de almacenaje, el diseño volcado sobre la FPGA será o no volátil.

– Funcionalmente las celdas son complejas y su grado de complejidad se denomina granularidad:

Granularidad fina (FPGAs): cualquier función de conmutación de 4~6 variables y varios FFs.Granularidad gruesa (FIPSOCs, sistemas reconfigurables): ALUs y varios registros.

Características:– El diseño físico y la fabricación es independiente del diseño particular.– Diseños complejos pueden no caber en una FPGA.

Hardware Reconfigurable

6

DISEÑO CON HARDWARE RECONFIGURABLE

Hardware ReconfigurableFlujo de diseño sobre FPGAsArquitectura FPGAs XilinxPlaca de trabajo Prácticas

Flujo de diseño

Especificación

Generación de tablas de verdad

Derivación ecuaciones booleanas

Simulación lógica

Generación del diseño a nivel de puertas

Montaje

Depuración

7

Flujo de diseñoEspecificación

Generación de tablas de verdad

Derivación ecuaciones booleanas

Simulación lógica

Generación del diseño a nivel de puertas

Montaje

Depuración

Especificación

Síntesis automática

Simulación lógica

Programación FPGA

Depuración

Entrada del diseño (sch,HDL)

Mapeo, colocación e interconexionado

Simulación temporal

Flujo de diseñoXilinx Foundation

8

Flujo de diseño de Xilinx

Flujo de diseño de Xilinx

9

Flujo de diseño

P&R Report Sobre la utilización de la FPGAPad Report Asignación de E/SAsincronous Delay Report: retardos de propagación de las señales rutadasPost Layout Timing Report: lista los caminos que violan las restricciones

Informes generados

DISEÑO CON HARDWARE RECONFIGURABLE

Hardware ReconfigurableFlujo de diseño sobre FPGAsArquitectura FPGAs XilinxPlaca de trabajo Prácticas

10

Arquitectura FPGAs Xilinx

Arquitectura FPGAs Xilinx

Estructura de un CLB Estructura de una LUTLook Up Table

11

Arquitectura de las FPGAs

Arquitectura FPGAs Xilinx

CLB CLB

CLBCLB

matriz de conmutaciónCanal de rutado

horizontal

Canal de rutado vertical

punto de interconexión

12

DISEÑO CON HARDWARE RECONFIGURABLE

Hardware ReconfigurableFlujo de diseño sobre FPGAsArquitectura FPGAs XilinxPlaca de trabajoPrácticas

18

• Figure 5: XS40 Board programmer's model.

13

DISEÑO CON HARDWARE RECONFIGURABLE

Hardware reconfigurableFlujo de diseño sobre FPGAsArquitectura FPGAs XilinxPlaca de trabajo Prácticas

14

Prácticas

Práctica 7. Diseño de un reloj digital con alarma (FPGAs de Xilinx).

Práctica 8. Diseño de una pila usando memoria RAM (FPGAs de Xilinx).

Práctica 9. Diseño algorítmico de un multiplicador de 4 bits (FPGAs deXilinx).