DISEÑO DIGITAL VHDL
-
Upload
jesusheraldo -
Category
Documents
-
view
233 -
download
2
Transcript of DISEÑO DIGITAL VHDL
![Page 1: DISEÑO DIGITAL VHDL](https://reader035.fdocuments.in/reader035/viewer/2022062412/577ccf121a28ab9e788ecf4e/html5/thumbnails/1.jpg)
DISEÑO DIGITAL
CONVHDLM. C. ALEJANDRO
TRIUNFO CRUZ
![Page 2: DISEÑO DIGITAL VHDL](https://reader035.fdocuments.in/reader035/viewer/2022062412/577ccf121a28ab9e788ecf4e/html5/thumbnails/2.jpg)
QUE SIGNIFICA VHDL?VHDL = VHSIC + HDL.VHSIC = Very High Speed Integrated CircuitCircuitos Integrados de Muy Alta Velocidad
HDL = Hardware Description LanguageLenguaje de Descripción de Hardware
VHDL es un lenguaje textual de alto nivel que se utiliza para la descripción del hardware de los sistemas digitales. Las herramientas CAD toman descripciones VHDL para simular, sintetizar y verificar circuitos digitales.
![Page 3: DISEÑO DIGITAL VHDL](https://reader035.fdocuments.in/reader035/viewer/2022062412/577ccf121a28ab9e788ecf4e/html5/thumbnails/3.jpg)
¿Qué es VHDL?• VHDL es un lenguaje estándar que se emplea para la documentación, simulación, síntesis y verificación de sistemas digitales.• Los lenguajes de descripción de hardware, como el VHDL, facilitan la descripción de circuitos integrados digitales complejos.
![Page 4: DISEÑO DIGITAL VHDL](https://reader035.fdocuments.in/reader035/viewer/2022062412/577ccf121a28ab9e788ecf4e/html5/thumbnails/4.jpg)
¿Por qué VHDL?• Lenguaje estándar.• Soporte de las principales compañías proveedoras de herramientas CAD y EDA.• Flexibilidad de implementación en circuitos integrados: código VHDL es portable entre herramientas, aunque normalmente es necesario hacer ajustes según el dispositivo o la tecnología.• Es un lenguaje popular cuyo número de usuarios sigueaumentando.• Ventajas– Proceso de desarrollo más confiable y automatizado– Reducción de costo y tiempo de salida al mercado
![Page 5: DISEÑO DIGITAL VHDL](https://reader035.fdocuments.in/reader035/viewer/2022062412/577ccf121a28ab9e788ecf4e/html5/thumbnails/5.jpg)
VHDL: Orígenes y evolución• Desarrollado en los comienzos de los 80’s como un método para la descripción de sistemas electrónicos para el Departamento de Defensa de EE.UU. Su sintáxis es similar al lenguaje de programación Ada.• Fue estandarizado en 1987, bajo la norma IEEE 1076. En 1993 salió una revisión con algunas nuevas capacidades, manteniendo la compatibilidad con la norma original.• Es utilizado ampliamente en la industria y academia, sin embargo, otros lenguajes como SystemC y SystemVerilog están ganando mayor atención y popularidad.
![Page 6: DISEÑO DIGITAL VHDL](https://reader035.fdocuments.in/reader035/viewer/2022062412/577ccf121a28ab9e788ecf4e/html5/thumbnails/6.jpg)
¿Para qué sirve VHDL?• Comienzos de los 90’s : diseño de ASICs complejos, empleando herramientas de síntesis.• Mediados de los 90’s: diseño con lógica programable.• Se utiliza en la documentación así como en la simulación del sistema, y además se emplea para sintetizar la parte hardware del sistema digital.• Actualmente se emplea en el modelamiento de todo elsistema digital (hardware y software.)• Las herramientas de síntesis permiten implementar los circuitos sobre ASICs y FPLDs.
![Page 7: DISEÑO DIGITAL VHDL](https://reader035.fdocuments.in/reader035/viewer/2022062412/577ccf121a28ab9e788ecf4e/html5/thumbnails/7.jpg)
Limitaciones de VHDL• No permite describir sistemas analógicos. Sin embargo, ya se están desarrollando versiones análogas y mixtas.• No existe un estilo de descripción normalizado. Para síntesis se requiere ajustar los estilos disponibles a la capacidad de las herramientas CAD.• Es posible sintetizar lógica solo de un subconjunto dellenguaje. Las herramientas de síntesis no soportan los mismos subconjuntos, y existen a veces diferencias al mudar de herramientas.
![Page 8: DISEÑO DIGITAL VHDL](https://reader035.fdocuments.in/reader035/viewer/2022062412/577ccf121a28ab9e788ecf4e/html5/thumbnails/8.jpg)
EJECUCION CONCURRENTE Y EJECUCIÒN SECUENCIAL
![Page 9: DISEÑO DIGITAL VHDL](https://reader035.fdocuments.in/reader035/viewer/2022062412/577ccf121a28ab9e788ecf4e/html5/thumbnails/9.jpg)
Flujo de diseño en VHDL
![Page 10: DISEÑO DIGITAL VHDL](https://reader035.fdocuments.in/reader035/viewer/2022062412/577ccf121a28ab9e788ecf4e/html5/thumbnails/10.jpg)
SINTESIS
![Page 11: DISEÑO DIGITAL VHDL](https://reader035.fdocuments.in/reader035/viewer/2022062412/577ccf121a28ab9e788ecf4e/html5/thumbnails/11.jpg)
QUE TIENE UN MODELO EN VHDL
![Page 12: DISEÑO DIGITAL VHDL](https://reader035.fdocuments.in/reader035/viewer/2022062412/577ccf121a28ab9e788ecf4e/html5/thumbnails/12.jpg)
QUE TIENE UN MODELO EN VHDL
![Page 13: DISEÑO DIGITAL VHDL](https://reader035.fdocuments.in/reader035/viewer/2022062412/577ccf121a28ab9e788ecf4e/html5/thumbnails/13.jpg)
Estructura básica de un archivo fuente vhdl
![Page 14: DISEÑO DIGITAL VHDL](https://reader035.fdocuments.in/reader035/viewer/2022062412/577ccf121a28ab9e788ecf4e/html5/thumbnails/14.jpg)
Estructura básica de un archivo fuente vhdl
![Page 15: DISEÑO DIGITAL VHDL](https://reader035.fdocuments.in/reader035/viewer/2022062412/577ccf121a28ab9e788ecf4e/html5/thumbnails/15.jpg)
VHDL: ENTIDAD Y ARQUITECTURA
![Page 16: DISEÑO DIGITAL VHDL](https://reader035.fdocuments.in/reader035/viewer/2022062412/577ccf121a28ab9e788ecf4e/html5/thumbnails/16.jpg)
© 2005 – FA Davis
VHDL: ENTIDAD Y ARQUITECTURA
![Page 17: DISEÑO DIGITAL VHDL](https://reader035.fdocuments.in/reader035/viewer/2022062412/577ccf121a28ab9e788ecf4e/html5/thumbnails/17.jpg)
VHDL: ENTIDAD Y ARQUITECTURA
![Page 18: DISEÑO DIGITAL VHDL](https://reader035.fdocuments.in/reader035/viewer/2022062412/577ccf121a28ab9e788ecf4e/html5/thumbnails/18.jpg)
VHDL: ENTIDAD Y ARQUITECTURA
![Page 19: DISEÑO DIGITAL VHDL](https://reader035.fdocuments.in/reader035/viewer/2022062412/577ccf121a28ab9e788ecf4e/html5/thumbnails/19.jpg)
VHDL: DESCRIPCION COMPORTAMENTAL
![Page 20: DISEÑO DIGITAL VHDL](https://reader035.fdocuments.in/reader035/viewer/2022062412/577ccf121a28ab9e788ecf4e/html5/thumbnails/20.jpg)
![Page 21: DISEÑO DIGITAL VHDL](https://reader035.fdocuments.in/reader035/viewer/2022062412/577ccf121a28ab9e788ecf4e/html5/thumbnails/21.jpg)
VHDL: DESCRIPCION ESTRUCTURAL
![Page 22: DISEÑO DIGITAL VHDL](https://reader035.fdocuments.in/reader035/viewer/2022062412/577ccf121a28ab9e788ecf4e/html5/thumbnails/22.jpg)
VHDL: SUMADOR COMPLETO PARA DOS NUMEROS DE UN BIT
![Page 23: DISEÑO DIGITAL VHDL](https://reader035.fdocuments.in/reader035/viewer/2022062412/577ccf121a28ab9e788ecf4e/html5/thumbnails/23.jpg)
VHDL: SUMADOR COMPLETO PARA DOS NUMEROS DE UN BIT
![Page 24: DISEÑO DIGITAL VHDL](https://reader035.fdocuments.in/reader035/viewer/2022062412/577ccf121a28ab9e788ecf4e/html5/thumbnails/24.jpg)
VHDL: SUMADOR COMPLETO PARA DOS NUMEROS DE UN BIT
![Page 25: DISEÑO DIGITAL VHDL](https://reader035.fdocuments.in/reader035/viewer/2022062412/577ccf121a28ab9e788ecf4e/html5/thumbnails/25.jpg)
INDICE GENERAL DE LA SINTAXIS
![Page 26: DISEÑO DIGITAL VHDL](https://reader035.fdocuments.in/reader035/viewer/2022062412/577ccf121a28ab9e788ecf4e/html5/thumbnails/26.jpg)
VHDL: SEÑALES, VARIBLES Y CONSTANTES