Chapter 2 Basic MOS Device Physics · m new p new D new pnew gWLI WLI A gWLII WL μμ μ μ ≈= =...
Transcript of Chapter 2 Basic MOS Device Physics · m new p new D new pnew gWLI WLI A gWLII WL μμ μ μ ≈= =...
-
2012/4/23 Ch2 Device 1
Chapter 2Basic MOS Device Physics
-
2012/4/23 Ch2 Device 2
MOS Device Structure
-
2012/4/23 Ch2 Device 3
NMOS and PMOS with Well
-
2012/4/23 Ch2 Device 4
MOS Symbols
-
2012/4/23 Ch2 Device 5
MOS Channel Formation
-
2012/4/23 Ch2 Device 6
I/V Characteristics
-
2012/4/23 Ch2 Device 7
I/V Characteristics
Qd = WCox(VGS − VTH)
Qd(x) = WCox(VGS −V (x) − VTH)
I = Qd ⋅ v
-
2012/4/23 Ch2 Device 8
I/V Characteristics (cont.)
ID = −WCox[VGS − V(x) − VTH]v
IDdxx=0
L
∫ = WCoxμn[VGS − V(x) − VTH]dVV= 0
VDS
∫
Given v = μE and E(x) = −dV (x)
dx
ID = WCox[VGS − V (x) − VTH]μndV(x)
dx
ID = μnCox WL
[(VGS − VTH)VDS −1
2VDS2 ]
-
2012/4/23 Ch2 Device 9
I/V Characteristics (cont.)
ID = μnCox WL
[(VGS − VTH)VDS −1
2VDS2 ]
-
2012/4/23 Ch2 Device 10
Operation in Triode Region
ID = μnCox WL
[(VGS − VTH)VDS −1
2VDS2 ]
ID = μnCox WL
(VGS − VTH)VDS, VDS
-
2012/4/23 Ch2 Device 11
Operation in Active (Saturation) Region
ID = μnCox WL
[(VGS − VTH)VDS −1
2VDS2 ]
ID =μnCox
2
W
L(VGS − VTH)2
V ' DS = VGS − VTH (Pinch − off )
-
2012/4/23 Ch2 Device 12
Active Region (cont.)
Active Region
-
2012/4/23 Ch2 Device 13
Transconductance, gm
gm =∂ID∂VGS VDS cons tan t
= μnCox WL
(VGS − VTH)
gm = 2μnCox WL
ID
=2ID
VGS − VTH
-
2012/4/23 Ch2 Device 14
Triode and Active Region Transition
Active Active
-
2012/4/23 Ch2 Device 15
Threshold Voltage and Body Effect (cont.)
VTH = VTH0 +γ 2ΦF + VSB − 2ΦF( ) , γ = 2qεsiNsubCox
No Body Effect With Body Effect
-
2012/4/23 Ch2 Device 16
Channel Length Modulation
ID =μnCox
2
W
L(VGS − VTH)2 (1 + λVDS)
L L’
-
2012/4/23 Ch2 Device 17
Channel Length Modulation (cont.)
gm = μnCoxW
L(VGS − VTH)(1 + λVDS)
gm =2ID
VGS − VTH, (unchanged)
ID =μnCox
2
W
L(VGS − VTH)2 (1 + λVDS)
-
2012/4/23 Ch2 Device 18
Subthreshold Conduction
ID = I0 expVGS
ζ kT q
⎛
⎝ ⎜
⎞
⎠ ⎟
VDS fixed
-
2012/4/23 Ch2 Device 19
MOS Layout
-
2012/4/23 Ch2 Device 20
Device Capacitances
-
2012/4/23 Ch2 Device 21
Layout for Low Capacitance
-
2012/4/23 Ch2 Device 22
G-S and G-D Capacitance
-
2012/4/23 Ch2 Device 23
MOS Small Signal Models
ro =∂VDS∂ID
=1
∂ID / ∂VDS=
1μnCox
2
W
L(VGS − VTH)2 λ
=1
λID
-
2012/4/23 Ch2 Device 24
Bulk Transconductance, gmb
gmb =∂ID
∂VBS=
μnCox2
W
L(VGS − VTH)
−∂VTH∂VBS
⎛ ⎝
⎞ ⎠
gmb = gmγ
2 2ΦF +VSB= ηgm
Also,
∂VTH∂VBS
=−∂VTH∂VSB
= −γ2
(2ΦF + VSB)−1/ 2
-
2012/4/23 Ch2 Device 25
Gate Resistance
-
2012/4/23 Ch2 Device 26
MOS Small Signal Model with Capacitance
-
2012/4/23 Ch2 Device 27
C-V of NMOS
-
2012/4/23 Ch3 Single_stage_amp 1
第三章 單級放大器
-
2012/4/23 Ch3 Single_stage_amp 2
3.1 基本觀念3.2 共源極組態
3.2.1 負載電阻之共源極組態3.2.2 負載二極體之共源極組態3.2.3 負載電流源之共源極組態3.2.4 負載三極管之共源極組態3.2.5 源極退化之共源極組態
3.3 源極隨耦器3.4 共閘極組態3.5 疊接組態
3.5.1 摺疊疊接組態
3.6 元件模型的選擇
簡 目
-
2012/4/23 Ch3 Single_stage_amp 3
放大器之輸入-輸出特性
一個放大器之輸入-輸出特性通常為一非線函數
x 的範圍夠小時 )()( 10 txty αα +≈
)()()()( 2210 txtxtxtyn
nαααα ++++≈ 21 xxx ≤≤
-
2012/4/23 Ch3 Single_stage_amp 4
類比設計八邊形
-
2012/4/23 Ch3 Single_stage_amp 5
負載電阻之共源極組態Line: Vin-Vth=Vout
X and Y axis not same scale
Vout=VDD
2)(21
THinoxnDDDout VVLWCRVV −−= μ
2out 1 1
1V = ( )2in TH DD D n ox in TH
WV V V R C V VL
μ− = − −
])(2[21 2
outoutTHinoxnDDDout VVVVLWCRVV −−−= μ
)(1 THinDoxn
DD
Don
onDDout
VVRL
WC
VRR
RVV−+
=+
=μ
Vout
-
2012/4/23 Ch3 Single_stage_amp 6
負載電阻之共源極組態
Line: Vin-Vth=Vout X and Y axis not same scale
-
2012/4/23 Ch3 Single_stage_amp 7
繪出圖3.3(a)中 M1 之汲極電流和轉導對於輸入電壓之關係圖。
解:
例題 3.1
gm=μnCox(W/L)(VGS-VTH)
gm=μnCox(W/L)VDS
2out 1 1
1V = ( )2in TH DD D n ox in TH
WV V V R C V VL
μ− = − −
-
2012/4/23 Ch3 Single_stage_amp 8
電壓增益?
DmTHinoxnDin
outv RgVVL
WCRVVA −=−−=∂∂
= )(μ
D
RDoxn
D
RDDoxnv I
VL
WCI
VIL
WCA μμ 22 −=−=
2)(21
THinoxnDDDout VVLWCRVV −−= μ
VRD fixed for next stage bias
-
2012/4/23 Ch3 Single_stage_amp 9
包含輸出電阻之共源極小信號模型
O Dv m
O D
r RA gr R
= −+
-
2012/4/23 Ch3 Single_stage_amp 10
假設圖3.6之 M1 操作於飽和區,計算電路之小信號電壓增益。
解:
因為 I1 之阻抗為無限大,增益將被 M1 之輸出電阻所限制:Av=-gmrO
例題3.2
-
2012/4/23 Ch3 Single_stage_amp 11
負載二極體
V1=VX IX=VX/rO+gmVX
二極體之阻抗? (1/gm)||rO≒1/gm
-
2012/4/23 Ch3 Single_stage_amp 12
考慮基板效應之負載二極體
( ) Xm mb X XO
Vg g V Ir
+ + =
1
1 1 1||X OX m mb O m mb mm b
V rI g g r g g gg−
= = =+ ++ +
?XX
VI
=
V1=-VXVbs=-VX
-
2012/4/23 Ch3 Single_stage_amp 13
負載二極體之共源極組態
η+−=
+−=
111
2
1
221
m
m
mbmmv g
ggg
gA
η
ημμ
+−=
+−=
11
)/()/(
11
)/(2)/(2
2
1
22
11
LWLW
ILWCILWC
ADoxn
Doxnv
-
2012/4/23 Ch3 Single_stage_amp 14
負載二極體元件之電路
No need to pass (0,0)
Cut off
Saturation
-
2012/4/23 Ch3 Single_stage_amp 15
PMOS負載二極體元件
||)/( THGSoxm VVLWCg −= μ
222
111
2
1
)/()()/(
THGSoxp
THGSoxn
m
mv VVLWC
VVLWCggA
−−
==⇒μμ
-
2012/4/23 Ch3 Single_stage_amp 16
在圖3.13電路中,M1 偏壓於飽和區,且其汲極電流為 I1,當電流源 IS= 0.75I1 加至電路中,What is Av?
解:
1 1 1 1 1, 1
12 2 2,2
( / ) ( / )( / ) ( / )
4
m n nv new
m p D newp
g W L I W L IA Ig W L I W L
μ μμ μ
≈ = =
2 2 2 2 22 ( / ) ( / ) ( )m p ox D p ox GS THPg C W L I C W L V Vμ μ= = −
例題 3.3
Now, |ID2,new|=I1/4
1 1 1 1
2 2 2 2
( / ) ( / )( / ) ( / )
m n nv
m p D p
g W L I W LAg W L I W L
μ μμ μ
≈ − = − = −
When |ID2|=I1
If fixing (W/L)1,2If fixing (VGS2-VTHP),
1 1 1 1 1, 2
12, 2 2, 2 2,2, 2
( / ) ( / )( / ) ( / )
4
m n nv new
m new p new D newp new
g W L I W L IA Ig W L I W L
μ μμ μ
≈ = =
22, 2 2 1
2,
( / ) ( )2 4
p ox new GS THPD new
C W L V V IIμ −
= =
22 2
2 1
( / ) ( )2
p ox GS THPD
C W L V VI I
μ −= =
22, 2 22,
22 2 2
( / ) ( ) 1( / ) ( ) 4
p ox new GS THPD new
D p ox GS THP
C W L V VII C W L V V
μμ
−= =
−
2, 2
2
( / ) 1( / ) 4
newW LW L
=
1
2
4 ( / ) 2( / )n
vp
W L AW L
μμ
= − = −
1 1
22, 2
4 ( / ) 4 ( / )( / )( / )
4
4
n nv
pp new
W L W L AW LW Lμ μ
μμ= − = − = −
-
2012/4/23 Ch3 Single_stage_amp 17
負載電流源之共源極組態
Av= - gm1(rO1||rO2)。
-
2012/4/23 Ch3 Single_stage_amp 18
負載三極管之共源極組態
|)|()/(1
22
THPbDDoxpon VVVLWC
R−−
=μ
-
2012/4/23 Ch3 Single_stage_amp 19
源極退化之共源極組態
線性特性
Vin 增加 ID及 Rs 之跨壓亦會增加
Figure 3.16
-
2012/4/23 Ch3 Single_stage_amp 20
源極退化共源極組態的小信號增益
假設 ID=f(VGS)
( ) 1 (1 )GS in s DD DS s m min GS in in GS in GS
V V R II If f fR R G gV V V V V V V
⎛ ⎞∂ ∂ −∂ ∂∂ ∂ ∂= = = − = −⎜ ⎟∂ ∂ ∂ ∂ ∂ ∂ ∂⎝ ⎠
/ ( / )v out in D in DA V V I V R= ∂ ∂ = − ∂ ∂
Sm
mm Rg
gG+
=1
1m D
m Dm S
g RG Rg R
−= − =
+
Without ro here!
Vout= VDD- IDRD
/ ?v out inA V V= ∂ ∂ =
ID =μnCox
2
W
L(VGS − VTH)2 (1 + λVDS)
mG =
-
2012/4/23 Ch3 Single_stage_amp 21
源極退化共源極組態之小信號模型推導Gm
O
SoutSoutmbSoutinm
O
SoutXmbmout
rRIRIgRIVg
rRIVgVgI
−−+−=
−−=
)()(
1
outm
in
IGV
=
Output short ckt current
1[1 ( ) ]
m m
S m Sm mb S
O
g gR g Rg g Rr
=++ + +[1 ( ) ]
m O
S m mb S O
g rR g g R r
=+ + +
-
2012/4/23 Ch3 Single_stage_amp 22
共源極元件之汲極電流和轉導值無/有退化
OSmbmS
Om
in
outm rRggR
rgVIG
])(1[ +++==
Sm
mm Rg
gG+
=1
tan
Dm
GS VDS cons t
IgV∂∂
⎛= ⎜⎝
( )Wn ox GS THLC V Vμ= − Small signal
-
2012/4/23 Ch3 Single_stage_amp 23
源極路徑上所視之電阻
Sm
D
Sm
Dmv
Rg
RRg
RgA+
−=
+−
= 11
-
2012/4/23 Ch3 Single_stage_amp 24
繪出圖3.16之電路小信號電壓增益Av和輸入偏壓電壓Vi之關係圖。
解:
例題 3.4
Figure 3.16
When Rs=0
1D
v
Sm
RAR
g
−=
+
-
2012/4/23 Ch3 Single_stage_amp 25
假設 λ=γ= 0,計算圖3.21(a)電路之小信號增益。
解:
21
11mm
Dv
gg
RA+
−=
例題 3.5
-
2012/4/23 Ch3 Single_stage_amp 26
共源極組態之輸出電阻
XSXXSmbmXO VRIIRggIr =+++ ])([
流經 Rs 之電流為 IX,V1= - IXRs
OSmbm
OSOmbm
OSOmbm
SOSmbmout
rRggrRrgg
rRrggRrRggR
])(1[)(
])(1[])(1[
++=++≈
+++=+++=
Xout
X
VRI
=
流經 rO 之電流為 IX- (gm+gmb)V1=IX+ (gm+gmb)RsIX
-
2012/4/23 Ch3 Single_stage_amp 27
對應外加汲極電壓之汲極電流變化
1 ||
1 ||S
Sm mb
R
S Om mb
Rg gV V
R rg g
+Δ = Δ
++
加一電壓變量 ΔV於輸出節點
[1 ( ) ]out m mb S O SVR g g R r RI
Δ= = + + +Δ
1[1 ( ) ]
SR
S m mb S O S
VI V
R g g R r RΔ
Δ = = Δ+ + +
Exact Solu
輸出電阻另一想法
-
2012/4/23 Ch3 Single_stage_amp 28
⎥⎦
⎤⎢⎣
⎡+⎟⎟⎠
⎞⎜⎜⎝
⎛+−−=
+−−=
D
Soutmb
D
Soutinm
D
out
bsmbmD
outro
RRVg
RRVVg
RV
VgVgRVI )( 1
D
SoutO
D
Soutmb
D
SoutinmO
D
out
SD
outOroout
RRVr
RRVg
RRVVgr
RV
RRVrIV
−⎥⎦
⎤⎢⎣
⎡+⎟⎟⎠
⎞⎜⎜⎝
⎛+−−=
−=
有限輸出阻抗之電壓增益
-
2012/4/23 Ch3 Single_stage_amp 29
[ ( ) ] 1( ) ( )
[ ( ) ]( ) ( )
m O D S O m mb S Ov
D S O m mb S O S O m mb S O
m O D S O m mb S O
S O m mb S O D S O m mb S O
g r R R r g g R rAR R r g g R r R r g g R r
g r R R r g g R rR r g g R r R R r g g R r
− + + += ⋅
+ + + + + + ++ + +
= − ⋅+ + + + + + +
有限輸出阻抗之電壓增益
Sm
DmDmv Rg
RgRGA+−
=−=1
[1 ( ) ]out m mb S O SVR g g R r RI
Δ= = + + +Δ
OSmbmOSD
DOm
in
out
rRggrRRRrg
VV
)( ++++−
=
If ro large,
ro not infinite
[1 ( ) ]out m O
min S m mb S O
I g rGV R g g R r
= =+ + +
( / / )m D outG R R= −
-
2012/4/23 Ch3 Single_stage_amp 30
計算圖3.26電路之電壓增益,假設 I0 為一理想電流源。
解:
例題 3.6
( )m O D
vD S O m mb S O
g r RAR R r g g R r
−=
+ + + +m Og r=> −
-
2012/4/23 Ch3 Single_stage_amp 1
第三章2 單級放大器
-
2012/4/23 Ch3 Single_stage_amp 2
3.1 基本觀念3.2 共源極組態
3.2.1 負載電阻之共源極組態3.2.2 負載二極體之共源極組態3.2.3 負載電流源之共源極組態3.2.4 負載三極管之共源極組態3.2.5 源極退化之共源極組態
3.3 源極隨耦器3.4 共閘極組態3.5 疊接組態
3.5.1 摺疊疊接組態
3.6 元件模型的選擇
簡 目
-
2012/4/23 Ch3 Single_stage_amp 3
源極隨耦器source follower
VinVTH 時, outSoutTHinoxn VRVVVLWC =−− 2)(
21 μ
Vin,Vout>>Vgs
Gain?
-
2012/4/23 Ch3 Single_stage_amp 4
源極隨耦器之增益
in
outS
in
out
in
THoutTHinoxn V
VRVV
VVVVV
LWC
∂∂
=⎟⎟⎠
⎞⎜⎜⎝
⎛∂∂
−∂∂
−−− 1)(221 μ
TH outTH in out in
out in
V VV V V VV V
η∂ ∂∂ ∂ = = ∂ ∂∂ ∂
)1()(1
)(
ημ
μ
+−−+
−−=
∂∂
SoutTHinoxn
SoutTHinoxn
in
out
RVVVL
WC
RVVVL
WC
VV
)( outTHinoxnm VVVLWCg −−= μ
Smbm
Smv Rgg
RgA)(1 ++
=
outSoutTHinoxn VRVVVLWC =−− 2)(
21 μoutv
in
VAV
∂=∂
1/2(2 )2
TH THF SB
SB out
V VVV V
η∂ γ ∂∂ ∂
−= == Φ +
1 (1 )S
Sm
R
Rg
η=
+ +
-
2012/4/23 Ch3 Single_stage_amp 5
源極隨耦器小信號等效電路
電壓增益與輸入電壓之關係圖。
1 (1 )S
v
Sm
RAR
gη
=+ +
-
2012/4/23 Ch3 Single_stage_amp 6
電流源取代電阻之源極隨耦器
使用NMOS電晶體作為電流源之源極隨耦器。
-
2012/4/23 Ch3 Single_stage_amp 7
假設在圖3.30(a)之源極隨耦器中,(W/L)1= 20/0.5,I1= 200μA,VTH0= 0.6V,2ΦF= 0.7V,μnCox= 50μA/V2 且 γ= 0.4V2。
(a)計算 Vin=1.2V 時的 Vout。
(b)如果 I1如圖3.30(b)之 M2 來實現,找出使得 M2 維持在飽和區之最小 (W/L)2 值。
解:
(a) Vout≒ 0.119V。
(b) (VGS-VTH)2≦ 0.119V
12 )/(2)( LWCIVVV oxnDoutTHin μ=−−
0 2 2TH TH F SB FV V Vγ ϕ ϕ= + + −
例題 3.7
0.635V=
22
2
2( )( / )
DGS TH
n ox
IV VC W Lμ
− =
-
2012/4/23 Ch3 Single_stage_amp 8
源極隨耦器之輸出阻抗
XVV −=10=−− XmbXmX VgVgI
mbmout gg
R+
=1
-
2012/4/23 Ch3 Single_stage_amp 9
考慮基板效應之源極隨耦器
mbm
mbmout
gg
ggR
+=
=
1
1||1
-
2012/4/23 Ch3 Single_stage_amp 10
戴維尼等效電路表示法
mbm
m
mbm
mbv gg
g
gg
gA+
=+
= 11
1
When 1/gmb open from the rest, current is zero, so V1=0 and Vout=Vin
-
2012/4/23 Ch3 Single_stage_amp 11
考慮有效通道長度調變效應
mLOO
mb
LOOmb
v
gRrr
g
RrrgA 1||||||1
||||||1
21
21
+=
-
2012/4/23 Ch3 Single_stage_amp 12
計算圖3.35電路之電壓增益。
解:
M2源極所視之阻抗為 [1/(gm2+gmb2)]||rO2。因此,
1121
22
121
22
11||||||1
1||||||1
mmbOO
mbm
mbOO
mbmv
ggrr
gg
grr
ggA+
+
+=
例題 3.8
-
2012/4/23 Ch3 Single_stage_amp 13
無基板效應之源極隨耦器
基板效應所造成的非線性可被消除,通常只可在PMOSs中實現,但會產生比NMOS更高之輸出阻抗。
Not good since the good thing of source follower is low output resistance!!
-
2012/4/23 Ch3 Single_stage_amp 14
共源極組態和源極隨耦器之疊加組態
無源極隨耦器時,VX之最小允許值為 VGS1-VTH1。
考慮源極隨耦器時,VX必須大於 VGS2 +(VGS3-VTH3)。
-
2012/4/23 Ch3 Single_stage_amp 15
負載電阻
(a)
(b)
1/1 mLL
SFin
out
gRR
VV
+≈
LmCSin
out RgVV
1−≈
1 2
1 2
1 || || ||
1 1|| || ||
O O Lmb
v
O O Lmb m
r r RgA
r r Rg g
=+
-
2012/4/23 Ch3 Single_stage_amp 16
(a)C1 做為一交流短路,計算其電壓增益。使 M1 維持飽和狀態之最大直流輸入信號為何?
(b)為使得一輸入直流位準趨近於 VDD,電路修正為圖3.39(b),為確保 M1維持飽和狀態,M1 ,M2 , M3 之閘極-源極電壓間的關係為何?
解:
例題 3.9
(b) Vin= VDD VX=VDD-VGS3 VDD-VGS3≦VDD-|VGS2| +VTH1
Level Shifting
Av=-gm[ro1||ro2||(1/gm2)]
(a) Vin 之最大允許直流位準為 VDD-|VGS2|+VTH1。
-
2012/4/23 Ch3 Single_stage_amp 17
共閘極組態
Vin>Vb-VTH Cut off
Vin decreases M1 saturation
Vin decreases Vout decreases M1 triode
-
2012/4/23 Ch3 Single_stage_amp 18
共閘極組態之輸出-輸入特性
THbDTHinboxnDD VVRVVVLWCV −=−−− 2)(
21 μ
DTHinboxnDDout RVVVLWCVV 2)(
21
−−−= μ
Din
THTHinboxn
in
out RVVVVV
LWC
VV
⎟⎟⎠
⎞⎜⎜⎝
⎛∂∂
−−−−−=∂∂ 1)(μ
Dm
THinbDoxnin
out
Rg
VVVRL
WCVV
)1(
)1)((
η
ημ
+=
+−−=∂∂
η=∂∂=∂∂ SBTHinTH VVVV
Entering triode point
At saturation
Gain?
-
2012/4/23 Ch3 Single_stage_amp 19
在圖3.42中,電晶體 M1 感測到 ΔV 並傳送一等比例之電流至一 50Ω傳輸線。傳輸線之另一端連接一 50Ω電阻如圖3.42(a),與一共閘極組態如圖3.42(b)。假設 λ=γ= 0。
(a)計算二種情況在低頻時的 Vout/Vin。
(b)將節點 X 之波反射最小化的條件為何?
例題 3.10
Av=-gmRD
1/(gm+gmb)= 50ΩRD= 50ΩRD can be large
-
2012/4/23 Ch3 Single_stage_amp 20
共閘極組態之電壓增益
01 =+− inSD
out VRRVV outinS
D
outmbm
D
outO VVRR
VVgVgRVr =+−⎟⎟
⎠
⎞⎜⎜⎝
⎛−−
−11
outinSD
outin
D
Soutmbm
D
outO VVRR
VVRRVgg
RVr =+−⎥
⎦
⎤⎢⎣
⎡⎟⎟⎠
⎞⎜⎜⎝
⎛−+−
− )(
0, 0,
11
( )( ) mb s
out m mb OD
in O m mb O S S
Dg R ro
DS
m
V g g r RV r g g r R R R
gR
R= ≠ −>∞
+ +=
+ + +⎯⎯⎯⎯ ⎯→
++⎯
-
2012/4/23 Ch3 Single_stage_amp 21
計算圖3.44(a)電路之電壓增益,如果 λ≠0 且 γ≠0。例題 3.11
in
mmbO
mbO
eqin V
ggr
gr
V
111
11
, 11||
1||
+=
111
1||1||mmb
Oeq ggrR =
12 2 2 1
12 2 2 2 11 11 1
1||( ) 1
1 11 1 ||[1 ( ) ] || ||
Oout m mb O mb
Din
OO m mb O O Dmb mmb m
rV g g r gRV rr g g r r R g gg g
+ +=
⎛ ⎞ ++ + + +⎜ ⎟⎝ ⎠2 2
1
2 21
( )1[( ) ]
m OD m D
m Om
g r R g Rg r
g
= =⎛ ⎞⎜ ⎟⎝ ⎠
Application?? Vin bias can be very low.
Source follower equation
( ) 1( )
out m mb OD
in O m mb O S S D
V g g r RV r g g r R R R
+ +=
+ + + +
-
2012/4/23 Ch3 Single_stage_amp 22
共閘極組態之輸入與輸出阻抗
XXmbmXOXD VVggIrIR =+−+ ])([1
1 ( ) ( )D OX D
inX m mb O m mb O m mb
R rV RRI g g r g g r g g
+= = ≈ +
+ + + +
RD= 0 時,mbm
O
Ombm
O
X
X
ggr
rggr
IV
++=
++= 1
1)(1
-
2012/4/23 Ch3 Single_stage_amp 23
負載理想電流源之共閘極組態
DOSOmbmout RrRrggR ||}])(1{[ +++=
Common source with source degeneration1
1 ( ) ( )D O D
inm mb O m mb O m mb
R r RRg g r g g r g g
+= ≈ +
+ + + +
-
2012/4/23 Ch3 Single_stage_amp 24
計算負載一電流源之共閘極態電壓增益[圖3.47(a)]。
解:
1)( ++= Ombmv rggA
例題 3.12
DDSSOmbmO
Ombm
in
out RRRRrggr
rggVV
++++++
=)(
1)(
DR →∞Rs no voltage drop
-
2012/4/23 Ch3 Single_stage_amp 25
如範例3.10所見,共閘極組態之輸入信號可能為一電流而非電壓信號,如圖3.49所示。計算 Vout/Iin 和電路之輸出阻抗,如果輸入電流源顯示其輸出阻抗值等於 RP。
解:
PDDPPOmbmO
Ombm
in
out RRRRRrggr
rggI
V++++
++=
)(1)(
DOPOmbmout RrRrggR ||}])(1{[ +++=
例題 3.13
DDSSOmbmO
Ombm
in
out RRRRrggr
rggVV
++++++
=)(
1)(
戴維尼等效電路
-
2012/4/23 Ch3 Single_stage_amp 26
疊接組態
將一共源極組態和一共閘極組態疊加即為一疊接組態。
-
2012/4/23 Ch3 Single_stage_amp 27
疊接組態之偏壓條件
-
2012/4/23 Ch3 Single_stage_amp 28
疊接組態之輸入-輸出特性
Vin
-
2012/4/23 Ch3 Single_stage_amp 29
疊接組態之小信號等效電路
-
2012/4/23 Ch3 Single_stage_amp 30
計算圖3.54之電路的電壓增益,如果 λ= 0。
答:
1
2 2
1( )
PD m in
Pm mb
RI g VR
g g
=+
+
1
2 2
1( )
m P Dv
Pm mb
g R RAR
g g
= −+
+
例題 3.14
-
2012/4/23 Ch3 Single_stage_amp 31
疊接組態之輸出阻抗
21222 ])(1[ OOOmbmout rrrggR +++=
-
2012/4/23 Ch3 Single_stage_amp 32
疊接組態的延伸
三疊接組態。
疊接可延伸至三個或更多堆疊元件以達到更高的輸出阻抗,但需要多餘的電壓頭部空間。
-
2012/4/23 Ch3 Single_stage_amp 33
負載電流源之疊接組態
如果 M1 和 M2 都操作於飽和區,則 Gm 近似於 gm1 且
1222 )( OOmbmout rrggR +≈
11222 )( OmOmbmv rgrggA +=
-
2012/4/23 Ch3 Single_stage_amp 34
計算圖3.57中電路之正確電壓增益值,如果 consider λ。例題 3.15
( ) 1( )
out m mb OD
in O m mb O S S D
V g g r RV r g g r R R R
+ +=
+ + + +
1 1 2 2 2[( ) 1]v m O m mb OA g r g g r= + +
2 2 22 2 2
1 1 2 2 2 2 1 1
( ) 1 ( ) 1( )
out m mb OD m mb O
m o in O m mb O O O D
V g g r R g g rg r V r g g r r r R
+ += = + +
− + + + +
-
2012/4/23 Ch3 Single_stage_amp 35
疊接與增加元件長度的比較
Question: Fixed ID, 相同的輸入/輸出(VovX2)電壓振幅限制。(b) or (c ) better in terms of Av?
12 2m O n ox D n ox DD D
W W Lg r C I C IL I L I
μ μλ
= ∝
L/1∝λ21 ( )
2D n ox in THWI C V VL
μ= −
將 L 放大四倍會使得 gmrO加倍,而疊接使其Av約為 (gmrO)2。
-
2012/4/23 Ch3 Single_stage_amp 36
負載PMOS之疊接組態
阻抗值為 34333 ])(1[ OOOmbm rrrgg +++||||)()( 44332211 THGSTHGSTHGSTHGSDD VVVVVVVVV −−−−−−−−最大輸出移幅為
利用輔助定理 11 mm gG ≈}])(1{[||}])(1{[ 3433321222 OOOmbmOOOmbmout rrrggrrrggR ++++++=
得到 )](||)[( 43312211 OOmOOmmoutmv rrgrrggRgA ≈≈
-
2012/4/23 Ch3 Single_stage_amp 37
二個相同的NMOS電晶體作為系統中的固定電流源[圖3.61(a)],然而,由於系統的內部電路特性,VX比 VY 高 ΔV。
(a)計算 ID1 和 ID2 的差異,如果 λ≠ 0。
(b)將疊接元件加至 M1 與 M2 並重做(a)。
例題 3.16
1 2 /D D oI I V r− =Δ1 2
3 3 3 1( )D D
m mb O O
VI Ig g r r
Δ− =
+
-
2012/4/23 Ch3 Single_stage_amp 38
疊接組態屏蔽特性的消失(VX 減少驅使 M2 進入三極管區)
])())((2[21 2
222
2 PXPXTHPboxnD VVVVVVVLWCI −−−−−⎟
⎠⎞
⎜⎝⎛= μ
possible M1 also enter triode
Vgs1 fixed Id1 fixed
Vx drop and make M2 triode
Vp follows Vx to drop in order to make Id2=Id1 fixed
-
2012/4/23 Ch3 Single_stage_amp 39
摺疊疊接組態
(a)簡單摺疊疊接組態;(b)適當偏壓之疊接組態;(c)輸入負載一NMOS之疊接組態。
-
2012/4/23 Ch3 Single_stage_amp 40
摺疊疊接組態之大信號特性
M1cut off
21
112 |)|(2
1THinDDoxpD VVVL
WCII −−⎟⎠⎞
⎜⎝⎛−= μ
11 1
1
2 | |( / )in DD THp ox
IV V VC W Lμ
= − −
ID1 wants larger than I1。
M1saturation
2out DD D DV V I R= −
M1triode
ID1=I1
Vb makes all these happen!!
-
2012/4/23 Ch3 Single_stage_amp 41
高電壓增益之摺疊疊接組態
負載疊接之摺疊疊接組態。
-
2012/4/23 Ch3 Single_stage_amp 42
計算圖3.65之摺疊疊接組態之輸出阻抗,其中 M3運作為一電流源。
答:
231222 )||]()(1[ OOOOmbmout rrrrggR +++=
例題 3.17
-
2012/4/23 Ch4 Differential amp 1
第四章 差動放大器
-
2012/4/23 Ch4 Differential amp 2
4.1 單端運作和差動運作4.2 基本差動對
4.2.1 定性分析4.2.2 定量分析
4.3 共模響應4.4 負載MOS之差動對4.5 Gilbert細胞電路
簡 目
-
2012/4/23 Ch4 Differential amp 3
單端信號和差動信號
單端信號:相對於一個定電壓(通常為接地端)量測而得的信號。
差動信號:二個具有相等但方向相反電壓之節點間所量測而得的信號。其平均電壓稱為共模電壓。
-
2012/4/23 Ch4 Differential amp 4
共模排斥
(a)耦合所帶來之信號破壞;(b)藉由差動運作以減少耦合效應。
-
2012/4/23 Ch4 Differential amp 5
共模排斥
供應電壓雜訊對(a)單端電路之效應;(b)差動電路之效應。
-
2012/4/23 Ch4 Differential amp 6
差動運作
藉由差動運作以減少耦合雜訊。
-
2012/4/23 Ch4 Differential amp 7
簡單差動電路
(a)簡單差動電路;(b)對於輸入共模位準之靈敏度。
-
2012/4/23 Ch4 Differential amp 8
基本差動對
1. 輸出端和輸入的共模位準無關
VDD
VDD-RDISS
2. Vin1=Vin2 時,其小信號增益為最大值
Vout1 vs. Vin1- Vin2?
Vin1 –Vin2 vs. Vout1-Vout2?
-
2012/4/23 Ch4 Differential amp 9
電路的共模特性
ID1 ID2 vs. Vin,CM?
Vp vs. Vin,CM?
Vout1 Vout2 vs. Vin,CM?
3
3
*21 2inCM
P on
onm
VV RR
g
=+
-
2012/4/23 Ch4 Differential amp 10
差動對的輸入-輸出振幅限制
1 3 3 ,( )GS GS TH in CMV V V V+ − ≤
DDoutTHCMin VVVV ≤≤− )( ,
2SS
DD D THIV R V≤ − +
-
2012/4/23 Ch4 Differential amp 11
畫出差動對的小信號差動增益與輸入共模位準的關係圖。
解:
例題 4.1
2V m D ox D DWA g R C I RL
μ= − = −
M1,M2進入三極管區
-
2012/4/23 Ch4 Differential amp 12
差動對的定量分析
1 21 2
2 2D Din in
n ox n ox
I IV V W WC CL L
μ μ− = −
ID1+ID2=ISS
21 2 1 2 1 2
41 ( ) ( )2
SSD D n ox in in in in
n ox
IWI I C V V V VWL CL
μμ
− = − − −
Vin1-Vin2=VGS1-VGS2
Two eqs, two unknowns, ID1, ID2
2
2
/4
2/
4
21
inoxn
SS
inoxn
SS
oxnin
D
VLWC
I
VLWC
I
LWC
VI
Δ−
Δ−=
Δ∂Δ∂
μ
μμDSSoxnv RIL
WCA μ=||
When Vin1-Vin2=0Vout1-Vout2=RDΔI
m Dg R=2y x a x= −
-
2012/4/23 Ch4 Differential amp 13
汲極電流和總轉導對輸入電壓之變化
LWC
IVoxn
SSin
μ
21 =Δ
LWC
IVVoxn
SSTHGS
μ=− 2,1)(
21 2 1 2 1 2 1 2
41( ) ( ) ( )2
SSm in in D D n ox in in in in
n ox
IWG V V I I C V V V VWL CL
μμ
− = − = − − −
1 21 2
00 2 2D Din inn ox n o
S
x
SI IV V W WC CL
I
Lμ μ
→−
→=→−
-
2012/4/23 Ch4 Differential amp 14
畫出差動對的輸入-輸出特性圖,當元件寬度和尾電流變化時。
答:
例題 4.2
LWC
IVoxn
SSin
μ
21 =Δ
21 2 1 2 1 2
41 ( ) ( )2
SSD D n ox in in in in
n ox
IWI I C V V V VWL CL
μμ
− = − − −
W/L ISS
-
2012/4/23 Ch4 Differential amp 15
差動對小信號特性分析(from large signal)
1 2| | ( ) /v out in in n ox s DsIA V V V C W LRμ= − =
2
2
/4
2/
4
21
inoxn
SS
inoxn
SS
oxnin
D
VLWC
I
VLWC
I
LWC
VI
Δ−
Δ−=
Δ∂Δ∂
μ
μμ
Vout1-Vout2=RDΔI
When Vin1-Vin2=0
-
2012/4/23 Ch4 Differential amp 16
差動對小信號分析方法一:重疊原理
21/S mR g=
21
111mm
D
in
X
gg
RVV
+
−=
-
2012/4/23 Ch4 Differential amp 17
差動對小信號分析方法一:重疊原理
21
111mm
D
in
Y
gg
RVV
+=
VT=Vin1RT=1/gm1Source follower
1/gm2
-
2012/4/23 Ch4 Differential amp 18
差動對小信號分析方法一:重疊原理
21
111mm
D
in
X
gg
RVV
+
−=
1
21
112)(
1 in
mm
DVtoDueYX V
gg
RVVin
+
−=−
11)( inDmVtoDueYX VRgVV in −=− 當 gm1=gm2=gm 時
由於對稱之故 22)( inDmVtoDueYX VRgVV in =−
執行重疊原理Dm
inin
totYX RgVV
VV−=
−−
21
)(
21
111mm
D
in
Y
gg
RVV
+=
-
2012/4/23 Ch4 Differential amp 19
在圖4.17之電路中,M2為 M1 的二倍寬,如果 Vin1 和 Vin2 之偏壓值相同時,計算其小信號增益。
答:
3/)/(21 SSoxnm ILWCg μ=
12 23/2)/2(2 mSSoxnm gILWCg == μ
( ) (2
1
)1
1
2 4| | 1 1 32
24 43 33 3
Dv m D
m w m wD D
m m
g gRR RRA g
g g
= == =+
例題 4.3
( ) 2 ( / ) / 2m w n ox SSg C W L Iμ=
(2 ) 2 (2 / ) / 2m w n ox SSg C W L Iμ=
ID2=2ID1=2ISS/3VGS1=VGS2
M1, M2 gate bias the same
( ) (2 )1.1 0.8m w D m w Dg R g R= =
不能用半電路想法
1
21
112)(
1 in
mm
DVtoDueYX V
gg
RVVin
+
−=−
-
2012/4/23 Ch4 Differential amp 20
對稱電路的輔助定理
1 2 TI I I+ =
1 1 1
2 2 2
: *: *
m
m
D I G VD I G V
==
0 0 0 ' 0 '*( ) *( ) *( ) *( )m p m p T m in p m in pG V V G V V I G V V V G V V V− + − = = + Δ − + −Δ −
'p pV V→ =
戴維尼等效觀點
will not change?pV
-
2012/4/23 Ch4 Differential amp 21
差動對小信號分析方法二:半電路
DminYX RgVVV −=− )2/()( 1
-
2012/4/23 Ch4 Differential amp 22
計算圖4.20(a)之電路差動增益,如果λ≠0。
答:
例題 4.4
半電路
-gm(RD||rO)
-
2012/4/23 Ch4 Differential amp 23
任意輸入信號的差動和共模成份
-
2012/4/23 Ch4 Differential amp 24
計算圖4.20(a)之電路中,
如果 Vin1≠Vin2 且 λ≠0 時,計算其 VX 和 VY。
例題 4.5
1 2( )( || )2
in inX m D O
V VV g R r −= −Vout independent of Vin,CM
2 1( )( || )2
in inY m D O
V VV g R r −= −
-
2012/4/23 Ch4 Differential amp 25
共模響應
SSm
D
CMin
outCMv Rg
RVVA
+−==
)2/(12/
,,
1/ mg
-
2012/4/23 Ch4 Differential amp 26
圖4.26之電路使用一電阻而不用電流源來定義一 1mA 之尾電流,假設(W/L)1,2= 25/0.5,μnCox= 50μA/V2,VTH= 0.6V,λ=γ= 0,VDD= 3V。
例題4.6
, 0.5in CM GSV V V= +
2( )2
n oxD GS TH
C WI V VL
μ= −
m Dg R−
12 ( / )m n ox Dg C W L Iμ=1 1.23GSV V=
0.5mA =
1.73V=5= − RD= 3.16kΩ
1.73
1.42
1.42 (1.73 0.6) 0.29 away from triode− − =
mVmVgR
RVVmSS
DCMinYX 8.9694.150)2/(1
2/|| ,, =×=+Δ=Δ
50m+
96.8m−
1.42 96.8 (1.73 50 0.6) 0.143 away from triodem m− − + − =RSS= 500Ω
(a)V(RSS )維持於 0.5V 之輸入共模信號為何?(b)計算差動增益為 5 時的 RD值。
(c)如果輸入共模位準比(a)中所求得的值高 50mV 時,M1, M2距triode多遠?
*3 .5 *3.16 3 1.58 1.42
X DD D DV V I Rm k
= −= − = − =
-
2012/4/23 Ch4 Differential amp 27
共模-差動轉換特性
,1
1 2X in CM D
SSm
V V RR
g
Δ = −Δ+
,1 ( )1 2
Y in CM D D
SSm
V V R RR
g
Δ = −Δ + Δ+
,in CMVΔ
雜訊
-
2012/4/23 Ch4 Differential amp 28
電晶體不匹配所造成的非對稱性
, 1 22 1
1 2 1 2
, 2 1 1 2,
1 2 1 2
1 2
1 1
( ) [ ( )]1 1 1 1[( / / ) ]
[ ( )] [ ]1 ( ) 1[ ]
in CM m mX Y D D D D
SSm m m m
in CM m m m mD D in CM
m m m m SSSS
m m
V g gV V I I R RR
g g g gV g g g gR R V
g g g g RRg g
−− = − =
+ +
− −= = −
+ + +++
,2 21
1 2 1 2 1 2
1 1
1 1 1 1 1 1[( / / ) ]
in CMm mD total
SSm m m m m m
Vg gI IR
g g g g g g
= =+ + +
1 2( ) 1m D
CM DMm m SS
g RAg g R−
Δ= −
+ + 21 mmmggg −=Δ
-
2012/4/23 Ch4 Differential amp 29
兩個差動對如圖疊加起來,電晶體 M3 和 M4 遭遇到 gm 之不匹配為 Δgm,在節點 P 之總寄生電容為 CP,否則電路則為對稱。有多少供應雜訊將會在輸出端以差動成份出現?假設λ=γ= 0。
答:
212
43 )(1|| ωPCmmDmDMCM ggRgA ++Δ=−
例題 4.7
1 2( ) 1m D
CM DMm m SS
g RAg g R−
Δ=
+ +
-
2012/4/23 Ch4 Differential amp 30
共模排斥比
只考慮 gm 不匹配時DMCM
DM
AACMRR
−
=RSS
1 1 1
1 2 1 1 2
1 1
1 1 21 2
1 2 1 11
1
'
'
2 1
( ) ( )1 1 1 1 1/ / ( / / )
1 1 11 / /1
( ) (1 ( ) 1
in
SSD DX Y Due to V in in
SS SS SSm m m m m
SSD Din in
SSSS SS
m m mm SS m
SS m m
T
m SS m SS mD in D
m m SS SS m
T
RR RV V V VR R R
g g g g gRR RV VR R R
g g gg R gR g g g R g R g
V
R V Rg g R R g
R
−− = −
+ + +
−= −
+ +++
+= − −
+ + +
==
1 2 21
1 2
1 2 11
1 2
)1 ( )
(2 )1 ( )
m min
m m SS
SS m m mD in
m m SS
g g Vg g R
R g g g R Vg g R
++ +
+= −
+ +
2
1 2 22
1 2
(2 )( )1 ( )in
SS m m mX Y Due to V D in
m m SS
R g g gV V R Vg g R
+− =
+ +
RSS
-
2012/4/23 Ch4 Differential amp 31
共模排斥比
1 2( ) 1m D
CM DMm m SS
g RAg g R−
Δ=
+ +
只考慮 gm 不匹配時 DMCMDM
AACMRR
−
=
1 2 2 2 1 2 1 1
1 2
1 2 1 2
1 2 2 1 1 2 1 1
1 2
1 1
1 2 2 1 2 1
(2 ) (2 )1 ( )| | | | | |
(2 ) (2 )1 ( )| |
(2 ) (2 )1 (|
SS m m m in SS m m m inD
m m SSX YDM
in in in in
SS m m m in SS m m m inD
m m SS
in in
SS m m m SS m m m
R g g g V R g g g V Rg g RV VA
V V V VR g g g V R g g g V R
g g RV V
R g g g R g g g
+ − ++ +−
= =− −
− + − ++ +
=+
− + − ++
= 1 2
1 2 1 2
1 2
) |2
42 1 ( )
Dm m SS
m m m m SSD
m m SS
Rg g R
g g g g RRg g R
+
+ +=
+ +1 2 1 24
2
(1 2 )
m m m m S
m
m
S
S
m Sm
g g g g RCMRR
g g R
g
g≈ +Δ
+ +=
Δ
其中 gm=(gm1+gm2)/2
Vin1= - Vin2,
2
m D
mD
SS m
g RSmithgR
R g
=⎛ ⎞⎛ ⎞Δ⎜ ⎟⎜ ⎟⎝ ⎠⎝ ⎠
-
2012/4/23 Ch4 Differential amp 32
負載MOS之差動對
Pp
Nn
mP
mN
OPONmPmNv
LWLW
gg
rrggA
)/()/(
)||||( 1
μμ
−≈
−≈
−= −(a)負載二極體之差動對 (b)負載電流源之差動對
)||( OPONmNv rrgA −=
-
2012/4/23 Ch4 Differential amp 33
加入電流源以增加電壓增益
If fix Vout bias, 差動增益大約為沒有負載PMOS電流源的五倍。
1
3
1 1 1
3 3 3
3 31
1 1 3
( / ) ( )( / )
( )
mv
m
n ox GS TH
p ox GS TH
GS TH
GS TH
gAg
C W L V VC W L V V
V VIV V I
μμ
⇒ =
−=
−
−=
−
3 31
1 1 1
3 3
1 1
( ) 0.2
5( )
GS TH
GS TH
GS TH
GS TH
V VIV V IV VV V
−=
−
−=
−
-
2012/4/23 Ch4 Differential amp 34
利用疊接以增加電壓增益
)](||)[( 7551331 OOmOOmmv rrgrrggA ≈
-
2012/4/23 Ch4 Differential amp 35
可變增益放大器
(a)簡單可變增益放大器;(b)提供可變增益的二種組態。
-
2012/4/23 Ch4 Differential amp 36
Gilbert單元
-
2012/4/23 Ch4 Differential amp 37
解釋為何Gilbert單元可以操作為一類比電壓相乘器。
解:
例題 4.8
將 f(Vcont) 以泰勒展開式展開且只留下其一次項,αVcont
Vcont= Vcont1-Vcont2
Vout=Vin.f(Vcont)
Vout=αVinVcont
-
2012/4/23 Ch4 Differential amp 38
Gilbert單元
(a)Gilbert單元利用下端之差動對感測輸入電壓;(b)對非常大之正 Vout 的信號路徑;(c)對非常大之負 Vout 的信號路徑。
Another way of connection
-
2012/4/23 Ch5 Current Mirrors 1
第五章 被動與主動電流鏡
-
2012/4/23 Ch5 Current Mirrors 2
5.1 基本電流鏡5.2 疊接電流鏡5.3 主動電流鏡
5.3.1 大信號分析5.3.2 小信號分析5.3.3 共模特性
簡 目
-
2012/4/23 Ch5 Current Mirrors 3
電流源的應用
-
2012/4/23 Ch5 Current Mirrors 4
電阻分壓電流源
假定 M1 位於飽和區,2
21
2
21
⎟⎟⎠
⎞⎜⎜⎝
⎛−
+≈ THDDoxnout VVRR
RL
WCI μ
-
2012/4/23 Ch5 Current Mirrors 5
電流源的設計
利用一參考電流來產生許多不同的電流源。
-
2012/4/23 Ch5 Current Mirrors 6
基本電流鏡
(a)提供一反函數之連接二極體元件;(b)基本電流鏡。
)1()(21
12
11 DSTHGSoxnD VVVL
WCI λμ +−⎟⎠⎞
⎜⎝⎛=
)1()(21
22
22 DSTHGSoxnD VVVL
WCI λμ +−⎟⎠⎞
⎜⎝⎛=
1
2
1
2
1
2
11
)/()/(
DS
DS
D
D
VV
LWLW
II
λλ
++
⋅=
考慮通道長度調變效應
-
2012/4/23 Ch5 Current Mirrors 7
偏壓-差動放大器之電流源
-
2012/4/23 Ch5 Current Mirrors 8
計算圖5.8中電路之小信號電壓增益。
解:
例題 5.2
gm1RL(W/L)3/(W/L)2
-
2012/4/23 Ch5 Current Mirrors 9
疊接電流鏡
節點 P 之最小允許電壓值為
THTHGSTHGS
THGSGSTHN
VVVVVVVVVV
+−+−=−+=−
)()( 1010
Shielding M2Let VY=VX possible
VY=?VX
Smith
2 OV THV V+
-
2012/4/23 Ch5 Current Mirrors 10
在圖5.10中,繪出 VX 和 VY 對於 IREF 之關係圖。如果 IREF 需要 0.5V 才能做為一電流源時, IREF其最大值為何?
例題 5.3
解: self study
-
2012/4/23 Ch5 Current Mirrors 11
在圖5.12(a)中,假定所有電晶體都相同,繪出 IX 和 VB 對於 VX 之關係圖,且 VX 由一個很大的值開始降低。
例題 5.4
M3:SatM2:SatM3:Tri
M2:Tri2B A THV V V< −
2A THV V−
3X N THV V V< −2V
1V
1.3V
1V
VT=0.7VVOV=0.3V
0.3V
0.5V1.3V
0.5V
0.3V
1V
Tri
Tri
-
2012/4/23 Ch5 Current Mirrors 12
低電壓修正疊接組態(1)
21112 )( THGSbTHGSGS VVVVVV +≤≤−+
)( 12 GSXTHb VVVV =≤−
)( 211 GSbATHGS VVVVV −=≤−
Smith2 OVV2 OV THV V+
22 OV THV V+
22 OV THV V+ makes minimum Vo
-
2012/4/23 Ch5 Current Mirrors 13
2(1)How to create 2 ?b t OVV V V= +
t OVV V+
tVt OVV V+
t OVV V+
t OVV V+ tV
2 t effect of creates V difficult to cancel completely!tBody V
7 7GS THV V
-
2012/4/23 Ch5 Current Mirrors 14
t OVV V+
VDS2 != VDS1 introduces substantial mismatch
211
1 ( )2 ox OV
WI C VL
μ=
15 5 1, 24 OV OV
WW V VL
= =
5 12tGS OVV V V+=
211
1 (2 )2 4ox OV
WC VL
μ=
255
1 ( )2 ox OV
WC VL
μ=
Smith2(2)How to create 2 ?b t OVV V V= +
GSMs THMsV Vt OVV V+tV
oV
-
2012/4/23 Ch5 Current Mirrors 15
主動電流鏡
處理信號之電流鏡。
inout
inout
IIIIΔ=Δ
=
-
2012/4/23 Ch5 Current Mirrors 16
主動電流鏡差動對
(a)結合 M1 和 M2 汲極電流之觀念;(b)(a)中觀念之實現。
-
2012/4/23 Ch5 Current Mirrors 17
大信號分析
(a)負載一主動電流鏡與實際電流源之差動對;(b)大信號之輸入-輸出關係圖。
-
2012/4/23 Ch5 Current Mirrors 18
假設完美的對稱性,當 VDD 由 0 變至 3V 時,繪出圖5.22(a)中電路之輸出電壓,假設 VDD= 3V 且所有元件都操作於飽和區。
答:
例題 5.5
Vout=VF對稱性
-
2012/4/23 Ch5 Current Mirrors 19
非對稱特性
主動電流鏡差動對中的非對稱電壓振幅。
Loading is not symmetric!!
)||( 422,1 OOmoutmv rrgRGA == Smith
AV?
-
2012/4/23 Ch5 Current Mirrors 20
共模特性
1,2
1,2 3,4
11 2
mCM
m SS m
gA
g R g−
≈+
假設 1/2gm3,4
-
2012/4/23 Ch5 Current Mirrors 21
共模特性
假設 1/2gm3,4
-
2012/4/23 Ch5 Current Mirrors 22
不匹配之差動對
2 3
1 2
1 2 3( ) /1 ( )
m mCM
m m S
O
S
m m g gA g g rg g R
−+
−≈
+
Original term
3
12CM m SS
Ag R
≅ −
SmithACM?
ch2_deviceChapter 2�Basic MOS Device Physics�MOS Device Structure�NMOS and PMOS with Well�MOS Symbols�MOS Channel Formation�I/V Characteristics�I/V Characteristics�I/V Characteristics (cont.)�I/V Characteristics (cont.)Operation in Triode RegionOperation in Active (Saturation) RegionActive Region (cont.)Transconductance, gmTriode and Active Region TransitionThreshold Voltage and Body Effect (cont.)Channel Length ModulationChannel Length Modulation (cont.)Subthreshold ConductionMOS LayoutDevice CapacitancesLayout for Low CapacitanceG-S and G-D CapacitanceMOS Small Signal ModelsBulk Transconductance, gmbGate ResistanceMOS Small Signal Model with CapacitanceC-V of NMOS
ch3_1_single_stage第三章 單級放大器簡 目放大器之輸入-輸出特性類比設計八邊形負載電阻之共源極組態負載電阻之共源極組態例題 3.1電壓增益?包含輸出電阻之共源極小信號模型例題3.2負載二極體考慮基板效應之負載二極體負載二極體之共源極組態負載二極體元件之電路PMOS負載二極體元件例題 3.3負載電流源之共源極組態負載三極管之共源極組態源極退化之共源極組態源極退化共源極組態的小信號增益源極退化共源極組態之小信號模型推導Gm共源極元件之汲極電流和轉導值無/有退化源極路徑上所視之電阻例題 3.4例題 3.5共源極組態之輸出電阻對應外加汲極電壓之汲極電流變化投影片編號 28有限輸出阻抗之電壓增益例題 3.6
ch3_2_single_stage第三章2 單級放大器簡 目源極隨耦器source follower源極隨耦器之增益源極隨耦器小信號等效電路電流源取代電阻之源極隨耦器例題 3.7源極隨耦器之輸出阻抗考慮基板效應之源極隨耦器戴維尼等效電路表示法考慮有效通道長度調變效應例題 3.8無基板效應之源極隨耦器共源極組態和源極隨耦器之疊加組態負載電阻例題 3.9共閘極組態共閘極組態之輸出-輸入特性例題 3.10共閘極組態之電壓增益例題 3.11共閘極組態之輸入與輸出阻抗負載理想電流源之共閘極組態例題 3.12例題 3.13疊接組態疊接組態之偏壓條件疊接組態之輸入-輸出特性疊接組態之小信號等效電路例題 3.14疊接組態之輸出阻抗疊接組態的延伸負載電流源之疊接組態例題 3.15疊接與增加元件長度的比較負載PMOS之疊接組態例題 3.16疊接組態屏蔽特性的消失�(VX 減少驅使 M2 進入三極管區)摺疊疊接組態摺疊疊接組態之大信號特性高電壓增益之摺疊疊接組態例題 3.17
ch4_diff_amp第四章 差動放大器簡 目單端信號和差動信號共模排斥共模排斥差動運作簡單差動電路基本差動對電路的共模特性差動對的輸入-輸出振幅限制例題 4.1差動對的定量分析汲極電流和總轉導對輸入電壓之變化例題 4.2差動對小信號特性分析(from large signal)差動對小信號分析方法一:重疊原理差動對小信號分析方法一:重疊原理差動對小信號分析方法一:重疊原理例題 4.3對稱電路的輔助定理差動對小信號分析方法二:半電路例題 4.4任意輸入信號的差動和共模成份例題 4.5共模響應例題 4.6共模-差動轉換特性電晶體不匹配所造成的非對稱性例題 4.7共模排斥比共模排斥比負載MOS之差動對加入電流源以增加電壓增益利用疊接以增加電壓增益可變增益放大器Gilbert單元例題 4.8Gilbert單元
ch5_current_mirrors第五章 被動與主動電流鏡簡 目電流源的應用電阻分壓電流源電流源的設計基本電流鏡偏壓-差動放大器之電流源例題 5.2疊接電流鏡例題 5.3例題 5.4低電壓修正疊接組態(1)投影片編號 13投影片編號 14主動電流鏡主動電流鏡差動對大信號分析例題 5.5非對稱特性共模特性共模特性不匹配之差動對