CDA
7
UNIVERSIDAD POLITÉCNICA SALESIANA CIRCUITOS DIGITALES AVANZADOS Fecha: 15/05/2015 IMPLEMENTACIÓN DE CIRCUITOS COMBINACIONALES PRÁCTICA 2 Quito, 19 de Mayo del 2015 Grupo 1 Sandoval Suquillo Hector Isidro [email protected] RESUMEN: Un circuito comparador combinatorio compara dos entradas binarias (A y B de n bits) para indicar la relación de igualdad o desigualdad entre ellas por medio de "tres banderas lógicas" que corresponden a las relaciones A igual B, A mayor que B y A menor que B. Cada una de estas banderas se activara solo cuando la relación a la que corresponde sea verdadera, es decir, su salida será 1 y las otras dos producirán una salida igual a cero. Mediante álgebra de Boole y diagramas se quiere mostrar cómo se puede construir fácilmente un comparador binario de n bits a partir de comparadores más simples de dos y cuatro bits para implementar de manera rápida uno de estos circuitos combinatorios. Todo el texto cubrirá de manera detallada los procesos y análisis requeridos para desarrollar un comparador que puede procesar números enteros con signo y retorne su salida activando con una señal igual a 1 la bandera que indique el tipo de relación entre dos números binarios de n bits. PALABRAS CLAVE: FPGA Spartan-3E, software Xilinx ISE Design Suite 12.1, computador. 1. OBJETIVOS 1.1 OBJETIVO GENERAL Diseñar e implementar circuitos combinaciones en la tarjeta Spartan-3E. 1.2 OBJETIVOS ESPECÍFICOS Diseñar eh implementar de una forma óptima un comparador de dos bits. Diseñar e implementar un circuito combinacional el cual prenda las salidas de acuerdo al número que se coloque en los switch. 2. INTRODUCCIÓN En el presente informe se describe el funcionamiento de un circuito comparador de dos números A y B de dos bit cada uno, el código se ha realizado en VHDL, por lo que A, B serán vectores, existen tres salidas lógicas respectivamente X, Y, Z, como indicadores de los resultados obtenidos en la comparación. Posteriormente también se realizara el análisis de un código enfocado al manejo de puertos de salida y entrada en el FPGA. 3. MARCO TEÓRICO 3.1 CIRCUITO COMBINACIONAL Los circuitos lógicos pueden ser de tipo secuencial o combi nacional. Básicamente un circuito combinacional se define como un circuito lógico en el cual, sus salidas están determinadas en todo momento por sus entradas. 1
-
Upload
hectorsandoval -
Category
Documents
-
view
219 -
download
3
description
Coparador de dos bits , circuitos combinacionales
Transcript of CDA
IMPLEMENTACIN DE CIRCUITOS COMBINACIONALES PRCTICA 2Quito, 19 de Mayo del 2015Grupo 1Sandoval Suquillo Hector [email protected]
UNIVERSIDAD POLITCNICA SALESIANA CIRCUITOS DIGITALES AVANZADOS
Fecha: 15/05/2015
4RESUMEN: Un circuito comparador combinatorio compara dos entradas binarias (A y B de n bits) para indicar la relacin de igualdad o desigualdad entre ellas por medio de "tres banderas lgicas" que corresponden a las relaciones A igual B, A mayor que B y A menor que B. Cada una de estas banderas se activara solo cuando la relacin a la que corresponde sea verdadera, es decir, su salida ser 1 y las otras dos producirn una salida igual a cero.Mediante lgebra de Boole y diagramas se quiere mostrar cmo se puede construir fcilmente un comparador binario de n bits a partir de comparadores ms simples de dos y cuatro bits para implementar de manera rpida uno de estos circuitos combinatorios. Todo el texto cubrir de manera detallada los procesos y anlisis requeridos para desarrollar un comparador que puede procesar nmeros enteros con signo y retorne su salida activando con una seal igual a 1 la bandera que indique el tipo de relacin entre dos nmeros binarios de n bits.
PALABRAS CLAVE: FPGA Spartan-3E, software Xilinx ISE Design Suite 12.1, computador.
OBJETIVOS
1.1 OBJETIVO GENERAL
Disear e implementar circuitos combinaciones en la tarjeta Spartan-3E.
1.2 OBJETIVOS ESPECFICOS
Disear eh implementar de una forma ptima un comparador de dos bits.
Disear e implementar un circuito combinacional el cual prenda las salidas de acuerdo al nmero que se coloque en los switch.
INTRODUCCIN
En el presente informe se describe el funcionamiento de un circuito comparador de dos nmeros A y B de dos bit cada uno, el cdigo se ha realizado en VHDL, por lo que A, B sern vectores, existen tres salidas lgicas respectivamente X, Y, Z, como indicadores de los resultados obtenidos en la comparacin. Posteriormente tambin se realizara el anlisis de un cdigo enfocado al manejo de puertos de salida y entrada en el FPGA.
MARCO TERICO
3.1 CIRCUITO COMBINACIONAL
Los circuitos lgicos pueden ser de tipo secuencial o combi nacional. Bsicamente un circuito combinacional se define como un circuito lgico en el cual, sus salidas estn determinadas en todo momento por sus entradas.
Fig 1. Circuito combinacional [1].
Las operaciones que realiza un circuito combinacional, se pueden definir mediante un conjunto de ecuaciones booleanas, por lo cual dicho circuito puede ser diseado en base de tablas de verdad.
Entre los circuitos combinacionales ms conocidos constan:
Lgicos MultiplexoryDemultiplexor CodificadoryDecodificador Comparador Aritmticos Sumador
Estos circuitos estn compuestos nicamente porpuertas lgicasinterconectadas entre s.
3.2 COMPARADOR BINARIO DE 2 BITS
Se puede decir que el funcionamiento del circuito combinacional a disear, es anlogo al funcionamiento del circuito integrado 7485 estudiado en los cursos anteriores, el cual es un circuito comparador de 4 bits.
Fig 1. Circuito logico combinacional integrado 7485 [1].
Al igual que el ya mencionado integrado 7485, el circuito que se diseara, tambin presentara tres salidas, cada una de ellas cubrir uno de los posibles resultados obtenidos al realizarse una comparacin, igual, menor que o mayor que.
Entonces para realizar el respectivo diseo del circuito, analizaremos los posibles. Sean A y B las entradas del circuito combinacional de dos bits cada una de ellas.
Tabla 1. Tabla de verdad.ABXYZ
A(1)B(1)A(0)B(0)A>BA=BAB(1)A(0)>B(0)100
A(1)=B(1)A(0)=B(0)010
A(1)
