68332.pdf

7/24/2019 68332.pdf

1/9

Architecture 68332 06/06/02

David Saint-Mellion page 1/9

LE 68332

LE 68332.................................................................................................................................................................... 1

ELMENTS SUR LE MICROCONTRLEUR 68332..........................................................................................................2SYSTEM INTEGRATION MODULE (SIM) .....................................................................................................................2QUEUED SERIAL MODULE (QSM) ............................................................................................................................. 3TIME PROCESSOR UNIT (TPU) ..................................................................................................................................3IMPLANTATION MMOIRE :.......................................................................................................................................4MODULE SIM: GESTION DES CLIPS SLECTS .............................................................................................................4

Affectation des informations aux bornes (Pins) du Microcontrleur ............ ..... ...... ...... ...... ...... ...... ...... ...... ...... .... 4Gestion des CS - Positionnement dans lespace mmoire du 68332....................................................................... 5

Exemple de programmation du registre CSBARx .............................. ............................... ................................ .................. 5Gestion des options pour dfinir le transfert vers la zone mmoire.................. ...................................................... 5

Exemple de programmation du registre CSORx............................ ............................... ................................ ....................... 6Utilisation dun CS pour la phase dacquittement dune IT Information IACK............ ...... ...... ...... ...... ...... ...... .... 6

Exemple de programmation du registre CSORx............................ ............................... ................................ ....................... 6

ARCHITECTURE EXTERNE: PRINCIPE DUTILISATION.................................................................................................6Ncessit dune mmoire morte ...... ...... ...... ...... ...... ...... ...... ...... ...... ...... ...... ..... ...... ...... ...... ...... ...... ...... ...... ...... ..... 6ASPECT MATRIEL: EXEMPLE DE MISE EN UVRE DU 68332 ....................................................................................7

ETUDE DE CAS........................................................................................................................................................ 8

PRSENTATION DE LARCHITECTURE .........................................................................................................................8QUELQUES LMENTS SUR LES COMPOSANTS.............................................................................................................8QUESTIONS ..............................................................................................................................................................8

Data Sheets Motorola

M68332 32-Bit Modular Microcontroller 68332 Users Manual

Site web Motorola : http://e-www.motorola.com/

MC68332 : 32 Bit MicrocontrollerThe MC68332 ia s highly-integrated 32 bit microcontroller that combines high-performance datamanipulation capabilities with powerful peripheral subsystems.This MCU is built up from standardmodules that interface through a common intermodule bus (IMB).The MCU incorporates a 32 bit CPU (CPU32), a system integration module (SIM), a time processingunit (TPU), a queued serial module (QSM) and a 2 Kbyte static RAM module with TPU emulationcapability (TPURAM).

MC68332 FeaturesModular Architecture Central Processing Unit (CPU32) Upward Object Code Compatible NewInstructions for controller Applications 32 Bit Archirecture Virtual Memory Implementation Loop Modeof Insruction Execution Table Lookup and Interpolate Instruction Improved Exception Handling forController Applications Trace on change of flow Hardware breakpoint signal, Background DebuggingMode (BDM) Fully static operationSystem Integration ModuleDedicated Micro-Engine Operating Independently of CPU32 16 Independent ProgrammableChannels and Pins Any Channel can Perform Any Time Function Each Channel has Six or Eight 16Bit Parameter Registers Each Timer FunctionMay Be Assigned to More Than One Channel TwoTimer Counter Registers with Programmable Prescalers Each Channel Can Be Synchronized to

Either or Both Counters Selectable Channel Priority Levels

7/24/2019 68332.pdf

2/9



Elments su r le Mic ro co nt rleur 68332

Le Microcontrleur est constitu :

Dun processeur CPU 32 compatible 68020 :

Dune Ram Interne 2 Ko

Dun module SIM

Dun module QSM

Dun module TPU

System Integrat ion Mo dule (SIM)

Gnre une horloge entre 100KHz et

16MHz partir d'un quartz de32,768Hz.

Dcode des Chips Selects sur 8 ou16 bits CSn : 11 CS sont possibles utiliser en plus du CSBoot (MmoireMorte externe et obligatoire)

Accueille les demandes dIT externevenant de composantspriphriques : 7 lignes possibles deIRQ1 IRQ7 correspondant auxniveaux 1 7.

Fournit deux ports I/O Tout Ou Rien :Port E et port F ou signaux decontrles et interruptions

Surveillance du systme (watchdoget bus monitor)

Par programmation les informations sontaffectes aux bornes du composant

7/24/2019 68332.pdf

3/9



Queued Serial Module (QSM)

Interface srie asynchrone (jusqu' 500Kbps)

Interface srie synchrone; capable de chaner des oprations dans un tampon

Time Processor Unit (TPU)

Gre 16 canaux indpendants

Programmes PWM, DIO, QDEC, OC, ITC sont disponibles

7/24/2019 68332.pdf

4/9



Imp lan tat io n Mmoi re :

Les Modules internes peuventoccuper 2 positions danslespace mmoire du

processeur. 7FF000 h

FF0000 h

Par dfaut, aprs le Reset, lesmodules sont ladresse deBase : FF0000 h

Par programmation du bit M (b6) du registre SIMCR,on peut positionner lesmodules ladresse de base7FF000h.

Modu le Sim : Ges tio n des Clip s Slects

2 Registres sont ncessaires programmer par Chip Select :

CSBARgestion de la taille etde ladresse de base de la zonemmoire

CSORgestion des options

Affectation des informations aux bornes (Pins) du Microcontrleur

Les bornes du microcontrleur sont multifonctions. Parprogrammation, une information est assigne laborne grce aux registres CSPAR(0-1)

Exemple : BornePC6/ADDR22/CS9

00 : PC6 borne Port TOR01 : ADDR22 ligne adresse A2210 : CS9 Clip Slect un composant de 8 bits11 : CS9 Clip Slect un composant de 16 bits

RemarqueIl existe 2 registres similaires, PEPARet PFPAR, pour grer laffection des informations aux bornes

associes aux Ports E et F.

7/24/2019 68332.pdf

5/9



Gestion des CS - Positionnement dans lespace mmoire du 68332

La programmation est effectue par lesregistres CSBARx .

Il est constitu par 2 champ de bits :

Bits 0 2 fixe la taille de la zone mmoire(BLKSZ) gres par le Chip Slect.

Bits 3 15 fixe la valeur des lignesdadresse pour affecter ladresse de base zone gres par le Chip Slect

EExxeemmpplleeddeepprrooggrraammmmaattiioonndduurreeggiissttrreeCCSSBBAARRxx

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

A23 A22 A21 A20 A19 A18 A17 A16 A15 A14 A13 A12 A11 BLKSZ

1 1 0 0 1 0 0 0 0 0 0 0 0 0 1 1C 8 0 0 64 K0

RemarqueSoit une zone mmoire de 64 Ko ladresse de Base C8 00 00 h(Les bits A15 A0 ne sont pas pris en compte dans llaboration de ladresse de Base ; b7 b3 deCSBARx valeurs X donc par usage 0 .

Gestion des options pour dfinir le transfert vers la zone mmoire

La programmation est effectue par les registres CSORx . Il est constitu de 8 champs de bits :

b0 0 (la fonction IT pas valide gestion dun CS) b1 b3 0 0 0

b4 b5 Espace mmoire o est installe la zone mmoire User, Super, les 2. Pour les composantspriphriques fonctionnant sous IT valider Super ou U/P

b6 b9 Production de lacquittement DTACK avec des cycles dattentes. Pour composants lesmmoires ventuellement les CAN ou CNA valider cette fonctionnalit. Pour les composantspriphriques 68xxx valider la fonctionnalit External.

b10 Mode de validation des lchantionnage des donnes soit sur AS Adresse Strobe soit sur DSData Strobe)

b11 b12 - Limite laccs la zone R/W (Mmoire morte ne valider que la lecture)

b13 b14 - Taille du bus donnes o partie du bus donnes utilise ( Pour les priphriques 68xxxsous It en mode vectoris valider Lower N de vecteur)

b15 Mode de transfert des donnes : Asynchrone mode par dfaut avec acquittement DTACK

Synchrone pour piloter les priphriques 68xx

7/24/2019 68332.pdf

6/9



EExxeemmpplleeddeepprrooggrraammmmaattiioonndduurreeggiissttrreeCCSSOORRxx

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Mode Bus R/W SRB DSACK SPACE IPL AVEC

0 1 1 1 1 0 1 0 0 0 1 1 0 0 0 0

Mode asynchrone

Validation du bus donnes haut et bas 16 bits

Zone accessible en lecture criture R et W

Echantillonnage sur AS

Gnration du DTACK ( acquittement) avec 8 cycles dattentes

Espace mmoire USER et SUPER

IPL dvalid

AVEC dvalid

Utilisation dun CS pour la phase dacquittement dune IT Information IACK

Une borne CS peut tre programme pour lacquittement des IT - information IACK

EExxeemmpplleeddeepprrooggrraammmmaattiioonndduurreeggiissttrreeCCSSOORRxx

Soit un composant 68xxx sur le bus donne bas sous IT traite en Mode vectoris (le composant fournit leN de vecteur.

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0


0 1 0 1 1 0 1 1 1 1 0 0 1 0 1 0

IT niveau 5

Bus donnes bas

Mode vectoris

Si on valide AVEC, alors lacquittement de lIT estralis en mode auto-vectoris.Le 68332 calcule le N de vecteur partir duniveau de lIT. Cest le bien souvent des CANsous IT

Arch itecture Externe : principedut i l isat ion

Ncessit dune mmoire morte

Le microcontrleur ne dispose pas de mmoireMorte. Il faut lui associer soit une EPROM ou uneFlash afin dimplanter le programme delapplication.

On utilise linformation CSBOOT pour grerlaccs au composants mmoire morte.

Par dfaut, aprs le Reset, la mmoire morte setrouve ladresse 000000 h.(Attention le premier Ko est rserv la table desvecteurs de ladresse 0000 00 h ladresse

0003FF h ).

7/24/2019 68332.pdf

7/9



As pect matriel : Ex emple d e Mise en uv re du 68332Mmoire Morte Falsh 256K x 8, Mmoire vive 512K x 8, priphriques CAN 7 canaux et LCDComposants 8 bits sur le bus Donnes haut D15-D8

7/24/2019 68332.pdf

8/9



ETUDE DE CAS

Prsen tati on d e larc hi tec tu re

Schma

Quelques lment s s ur les compo san tsLe programme de lapplication est implant dans une mmoire morte (FLASH). Elle se situe ladresse debase 000000 h. Elle est de taille 64x16bits soit 128 Kilo octets

Le composant priphrique 68HC681 est ladresse de base FEC800 h. Il fonctionne sous interruption. Lesdemandes des IT sont faites au niveau 7. Le traitement des IT est ralis en mode vectoris (le composantfournit le N de vecteur).

Quest ions1. Identifiez les bornes du 68332 dont vous avez besoin ?2. Donnez les valeurs de configuration des registres CSPARO et CSPAR1 pour affecter les informations

aux bornes.3. Donnez la taille mmoire des composants Flash et 68HC681 ?4. Donnez les valeurs dinitialisation des registres CSBARBT et CSORBT pour grer linformation CSBOOT5. Donnez les valeurs dinitialisation des registres CSAR3 et CSOBAR3 pour grer linformation CS36. Quel est la valeur du niveau dinterruption demand par le composant 68HC681 ?7. Comment est ralis le traitement des interruptions gnres par le 68HC681 daprs larchitecture

propose ?8. Donnez les valeurs de configuration du registre CSOR4 permettant de grer linformation IACK du

68HC681.

9. A quelle adresse se trouve le registre CSPAR0, sachant que le registre SIMCR conserve les valeursinstalles aprs le RESET ?

7/24/2019 68332.pdf

9/9



Registre CSPAR0

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Registre CSPAR115 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

CSBOOT

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0


15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0


CS3

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0


15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0


CS4 IACK

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0


68332.pdf

Documents

Transcript of 68332.pdf