26 ottobre 2000Reti combinatorie - parte seconda1 Reti combinatorie (parte seconda) Sintesi minima...

26 ottobre 2000 Reti combinatorie - parte seconda 1

Reti combinatorie (parte seconda)

Sintesi minima

Sintesi con NAND, NOR, EX-OR


Espressioniminime


Complessità e velocità

Indicatori : Ngate = numero di gate, Nconn = numero di connessioniNcasc = numero di gate disposti in cascata sul più

lungo percorso di elaborazione

• Complessità funzione crescente di Ngate , Nconn

• Velocità di elaborazione funzione decrescente di Ncasc

x

yz

xy

z Le due reti sono equivalenti (T6). Hanno la stessa velocità di elaborazione. La rete di sinistra è meno complessa.

Esempio:


Schemi logici di “costo minimo” (forme normali)

Rete combinatoria di tipo SP e di costo minimo - Schema logico che realizza una funzione connettendo ad un OR di uscita il minimo numero di AND con il minimo numero di ingressi.

N.B. - Lo schema di costo minimo viene ricercato fra quelli aventi lamassima velocità di elaborazione (al più 2 gate in cascata).Il numero di gate e/o di connessioni della rete di costo minimo ditipo SP è in generale diverso da quello della rete di costo minimo di tipo PS che realizza la stessa funzione.

Rete combinatoria di tipo PS e di costo minimo - Schema logico che realizza una funzione connettendo ad un AND di uscita il minimo numero di OR con il minimo numero di ingressi.


Espressioni minime

Espressione minima (SP/PS) - Descrizione algebrica di una rete di costo minimo: espressione normale (SP/PS) formata dal minimo numero possibile di “termini” (prodotti/somme) aventi ciascuno il minimo numero possibile di “letterali” (variabili in forma vera o complementata).

N.B - E’ possibile che più espressioni normali dello stesso tipo siano minime (abbiano cioè eguali valori di Ngate e Nconn).


Raggruppamenti rettangolari di uni e condizioni di indifferenza

RR ed implicanti -Un RR di ordine p costituito da celle contenenti valore 1, ed eventualmente condizioni di indifferenza, individua un termine prodotto che copre la funzione e si chiama implicante della funzione. Nel prodotto compaiono le sole (n-p) variabili che rimangono costanti nel RR, in forma vera se valgono 1, in forma complementata se valgono 0.

RR ed implicati -Un RR di ordine p costituito da celle contenenti valore 0, ed eventualmente condizioni di indifferenza, individua un implicato della funzione. Nella somma compaiono le sole (n-p) variabili che rimangono costanti nel RR, in forma vera se valgono 0, in forma complementata se valgono 1.


Ricerca della I forma normale minimaIndividuazione di termini prodotto minimi (implicanti primi)

su una mappa (1 di 2)

RR di uni di dimensione massima ed implicanti primi - Un RR di uni di ordine massimo individua un termine prodotto con unnumero minimo di letterali che copre la funzione data.Questo termine prodotto si chiama implicante primo

cd00 01 11 10

00ab

X 1 1 X

X 1 1 X

0 1 1 X

X 1 1 X0111

10

bd non è unimplicante primo !è un implicante primo !

d

Esempio:

Un R-R di ordine p formato da celle contenenti i valori “1” o “-” ma non “0”, e non contenuto in nessun altro R-R di ordine maggiore (anch’esso contenente i valori “1” o “-” ma non “0”, si chiama “R-R di uni di ordine massimo”


Ricerca dell’espressione minima SP (2 di 2)

• L’espressione minima SP è una somma di implicanti primi; questi infatti coprono gli uni su R-R di ordine massimo, quindi coprono il massimo numero di uni contemporaneamente e inoltre sono termini prodotto con il minimo numero di operandi

• E’ importante trovare il numero minimo di implicanti primi che coprono l’intera funzione. A tal fino conviene partire dagli implicanti primi “essenziali”, cioè da quegli implicanti primi in assenza dei quali la funzione non verrebbe completamente coperta

• Lo studente deve acquisire dimestichezza con questo procedimento manuale di ricerca dell’espressione SP minima


Ricerca dell’espressione minima PS

• L’espressione minima PS è un prodotto di implicati primi; questi infatti coprono gli zeri su R-R di ordine massimo, quindi coprono il massimo numero di zeri contemporaneamente e inoltre sono termini somma con il minimo numero di operandi

• E’ importante trovare il numero minimo di implicati primi che coprono l’intera funzione. A tal fino conviene partire dagli implicati primi “essenziali”, cioè da quegli implicanti primi in assenza dei quali gli zeri della funzione non verrebbero tutti coperti

• Lo studente deve acquisire dimestichezza con questo procedimento manuale di ricerca dell’espressione PS minima


Esempio di implicati

cd00 01 11 10

00ab

0 x x 0

0 x x 0

0 x 1 0

0 x x 00111

10

c’ + d

è un implicato primo !

c + d

non è unimplicato primo !

non è unimplicato primo !

d


Esercizio

00

00 01 11 10abcd

0 1 1 0

0 1 1 0

1 1 0 0

1 1 0 0

01

11

10

• Tracciare i RR che individuano tutti gli implicanti primi e gli implicati primi della seguente funzione:

e scrivere le corrispondenti espressioni SP e PS.


Esempi di ricerca delle espressioni minime con il metodo grafico


Coperture ed espressioni (1)

00 01 11 1000

abcd

1 1 0 0

1 - 0 -

1 1 0 1

1 1 0 10111

10

c’ + acd’Uno dei due RR non è di dimensione massima (acd’ non è un implicante primo): l’espressione non è minima.

00 01 11 1000

abcd

1 1 0 0

1 - 0 -

1 1 0 1

1 1 0 10111

10

c’ + ad’L’espressione è minima !



a’cd’+ a’bc

0

1

1111

00

0

110

101

010

0000

abcd

00

1

10111

10

+ bc’d + ac’

a’cd’+ a’bd00 01 11 1000

abcd

0 0 0 1

0 1 1 1

1 1 0 0

1 1 0 00111

10

+ ac’

Somma irridondante di implicanti primi (non possiamo togliere nessun termine prodotto senza lasciare almeno un uno scoperto), ma non espressione minima

Espressione minima



(b’+c’+d)1 0 0 1

1 1 0 0

0 0 1 1

0 1 1 0

00 01 11 1000

abcd

0111

10

(a+c’+d’). (a’+c+d)..(b+c+d’)

00 01 11 1000

abcd

1 0 0 1

1 1 0 0

0 0 1 1

0 1 1 00111

10

(a’+b+c).(a+b’+c’) (a’+b’+d). (a+b+d’).

Due espressioni minime

di tipo PS


Individuazione grafica dell’espressione minima (1)

A partire dalla mappa che descrive la funzione occorre determinare la copertura minima e da questa la corrispondente espressione minima. Il procedimento è per sua natura non sistematico e presuppone l’abilità di chi lo esegue.

1) Si decide se cercare l’espressione di tipo SP o PS e ci si predispone di conseguenza a coprire gli uni o gli zeri.

cd00 01 11 10

00ab

0 0 0 1

0 1 1 -

1 1 0 0

1 1 0 00111

10

1) scegliamo SP

È tuttavia possibile delineare una sequenza di passi che consentonodi individuare con facilità la copertura minima:



2) Si cerca di individuare tra le celle da coprire una cella che possa essere racchiusa in un solo RR e lo si traccia di dimensione massima, annotando il termine corrispondente. Se la funzione è incompleta il RR può contenere anche condizioni di indifferenza.

cd00 01 11 10

00ab

0 0 0 1

0 1 1 -

1 1 0 0

1 1 0 00111

10

1) scegliamo SP2) a’cd’



3) Si ripete fino a quando è possibile il passo 2, tenendo conto della possibilità di coprire anche celle incluse in RR già tracciati.

cd00 01 11 10

00ab

0 0 0 1

0 1 1 -

1 1 0 0

1 1 0 00111

10

1) scegliamo SP

2) a’cd’

3) ac’



5) Si ripete il passo 4 fino a soddisfare la condizione di copertura. Si scrive infine l’espressione minima.

cd00 01 11 10

00ab

0 0 0 1

0 1 1 -

1 1 0 0

1 1 0 00111

10

1) scegliamo SP2) a’cd’

3) ac’

a’bd4)

a’cd’ + ac’ + a’bd5)

4) Si prendono in considerazione le cella ancora da coprire e se ne sceglie a colpo d’occhio la copertura migliore, tenendo conto come al solito della possibilità di coprire celle già coperte e condizioni di indifferenza.


Altri esempi di applicazione del procedimento grafico

1) scegliamo PS2) a+b

3) b’+d

4) a’+ c’

5)

cd00 01 11 10

00ab

0 0 0 0

0 1 1 0

1 1 - 0

- 1 - 00111

10

(a+b) (b’+d) (a’+c’). .

00 01 11 1001

abc

0 1 0 0

1 0 1 0PS:

a’ b’c + ab’c’ + abc

cd00 01 11 10

00ab

0 1 1 0

1 1 1 -

0 1 1 0

- 1 1 10111

10L’espressione minima SP è l’espressione canonica

SP:

Le coperture minime PS ed SP portano alla stessa espressione

b + d

b + d


Mappa del mux a due vie e due possibili coperture con implicanti primi di cui una è minima

A’I0

In rosso i RR essenziali, in blu un RR ridondante

0

1

00 01 11 10AI1 I0

0 1 1 0

0 0 1 1U = + I1 I0 + AI1

Questo lucido dimostra il teorema delconsenso!!

Somma degli implicanti primi

Implicante primo eliminabile

A’I0 + AI1U =

U


Sintesi minima di un encoder

0

1

00 01 11 10x0

x1 x2

0 1 - 1

0 - - -

0

1

00 01 11 10x0

x1 x2

0 1 - 0

1 - - -

z1 = x1 + x2

z0 = x0 + x2

z0

z1x2 x1 x0 z1 z0

0 0 0 0 01 0 0 1 10 1 0 1 00 0 1 0 11 1 0 - -1 0 1 - -0 1 1 - -1 1 1 - -


Sintesi di un trascodificatore da BCD a 7 segmenti

0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1

0 0 0 0 0 0 11 0 0 1 1 1 10 0 1 0 0 1 00 0 0 0 1 1 01 0 0 1 1 0 00 1 0 0 1 0 01 1 0 0 0 0 00 0 0 1 1 1 10 0 0 0 0 0 00 0 0 1 1 0 0

D C B A a b c d e f g

D ABC

Trascodificada BCD a7 segmenti

gfedcba

g

a

f b

e c

d

“0” “1” “2” “3” “4” “5” “6” “7” “8” “9”


BA00 01 11 10DC

00

01

11

10

0 1 0 0

1 0 0 1

- - - -

0 0 - -

a

a = D’C’B’A + CA’

BA00 01 11 10DC

00

01

11

10

0 0 0 0

0 1 0 1

- - - -

0 0 - -

b

BA00 01 11 10DC

00

01

11

10

0 0 0 1

0 0 0 0

- - - -

0 0 - -

c

b = CB’A + CBA’ c = C’BA’

Progetto della rete di costo minimo (1)


BA00 01 11 10DC

00

01

11

10

0 1 0 0

1 0 1 0

- - - -

0 1 - -

d

f = D’C’A + BA + C’B

BA00 01 11 10DC

00

01

11

10

0 1 1 0

1 1 1 0

- - - -

0 1 - -

eBA

00 01 11 10DC00

01

11

10

0 1 1 1

0 0 1 0

- - - -

0 0 - -

f

BA00 01 11 10DC

00

01

11

10

1 1 0 0

0 0 1 0

- - - -

0 0 - -

g

g = D’C’B’ + CBA

d = CB’A’ + C’B’A + CBA

e = A + CB’

Progetto della rete di costo minimo (2)


0

0

1

0

0

1

0

0

0

0

0

1

1

0

1

0

0

1

1

0

0

0

1

0

0

1

0

0

1

1

0

0

0

0

0

0

0

0

1

1

1

1

1010DCBA

a

bc

de

fg

1011 1100 1101 1110 1111

Risposta della rete di costo minimo a configurazioni non previste dal codice BCD

la rete di costo minimo non consente la rilevazione

di alcuna configurazione di ingresso “illecita”


Alle configurazioni illecite devono corrispondere sul display simboli diversi da quelli previsti per le configurazioni lecite; in particolare il display deve essere spento per la configurazione DCBA = 1111.

Quest’ultima specifica richiede di ri-sintetizzare solo le funzioni a, b, c.

BA00 01 11 10DC

00

01

11

10

0 1 0 0

1 0 0 1

- - 1 -

0 0 - -

a

a = D’C’B’A + CA’

BA00 01 11 10DC

00

01

11

10

0 0 0 0

0 1 0 1

- - 1 -

0 0 - -

b

BA00 01 11 10DC

00

01

11

10

0 0 0 1

0 0 0 0

- - 1 -

0 0 - -

c

b = CB’A + CBA’ c = C’BA’

Progetto della rete in grado di rilevare le configurazioni di ingresso illecite (1)

a1 = a + DC a2 = a + DB b1 = b + DC b2 = b + DB c1 = c + DC c2 = c + DB


La soluzione integrata (1)


La soluzione integrata (2)

BI’ (Blanking Input)

I gate aggiuntivi previsti nella soluzione integrata servono per conseguire ulteriori funzionalità, derivabili da specifici segnali di ingresso-uscita (tutti attivi a livello logico 0) ed elencate in ordine di priorità decrescente:

LT’ (Lamp Test)

display spento e attivazione del segnale di uscita RBO’ (Ripple Blanking Output) solo se il dato in ingresso è zero (DCBA = 0000)

display spento

display acceso

RBI’ (Ripple Blanking Input)


Sintesi con NAND, NOR,

EX-OR


Quali altre algebre si possono utilizzareoltre all’algebra di commutazione?

• Ora conosciamo l’algebra di commutazione

• Esistono altre algebre binarie che utilizzano altri operatori elementari, cioè altre funzioni di due variabili al posto dell’and e dell’or?

• Nei prossimi lucidi elenchiamo le funzioni di una e due variabili, quindi citiamo le altre principali algebre sviluppate

• Infine vedremo che senza bisogno di approfondire le altre algebre possiamo però trovare facilmente le regole per passare da espressioni dell’algebra di commutazione a espressioni di altre algebre e viceversa.

• Così riusciamo a svincolarci dalla necessità di utilizzare nelle realizzazioni circuitali gli operatori dell’algebra di commutazione se questi dovessero non essere convenienti. Nel contempo possiamo continuare a impiegare l’algebra di commutazione, di gran lunga più semplice delle altre nella maggior parte dei problemi di analisi e sintesi


Numero di funzioni di n variabli

Numero di funzioni - Il numero di distinte funzioni binarie è finito. Le funzioni di n variabili sono: 2n

(n) = 2

4 funzioni di 1 variabile, 16 funzioni di 2 variabili, 256 funzioni di 3 variabili,65.536 funzioni di 4 variabili, ecc.


f13 f2 f11 f4

1 0 1 01 0 0 10 1 1 01 0 1 0

f1

0 0 0 1

f14

1 1 1 0

f7

0 1 1 1

f8

1 0 0 0

f9

1 0 0 1

f6

0 1 1 0

f3 f5

0 0 0 11 01 1

f12 f10

1 1 1 00 10 0

Elenco delle funzioni di una e due variabili

4 funzioni di una variabile

x01

f0

00

f1

01

f2

10

f3

11

16 funzioni di due

variabili

x0 x1

0 0 0 1 1 0 1 1

f0

000 0

f15

1 1 1 1

f0, f3 : costanti 0 e 1f1: identità o bufferf2: not

f0, f15 : costanti 0 e 1f3 , f5 : identità o bufferf12 , f10 : not

f1 : andf14 : nandf7 : orf8 : norf9: equivalencef6: ex-or

In rosso le funzioni che

degli operatori dell’algebra di commutazione

In rosso le funzioni che

degli operatori dell’algebra di commutazione


Algebre binarie

G. Boole (1854)Calcolo delle proposizionivero, falso e, o, non

tre operatori

Algebra del nand0, 1

un operatore

Algebra del nor0, 1

un operatore

Algebra lineare0, 1 , .due operatori

Algebra di commutazione0, 1 +, . , ’tre operatori

C. Shannon (1938)

Algebra binaria - Sistema matematico formato da un insieme di operatori definiti assiomaticamente ed atti a descrivere con una espressione ogni funzione di variabili binarie


Sintesi con NAND

La sintesi “a NAND” può essere effettuata trasformando un’espressione normale SP che descrive la funzione assegnata in una nuova espressione contenente esclusivamente operatori “”:

F = a b + c’ d + e f’ + g. . .

F = (a b)’ + (c’ d)’ + (e f’)’ + g

definizione dell’operatore

F = (a b) (c’ d) (e f’) g’

T13 (IIa legge di De Morgan)

F = ((a b) (c’ d) (e f’) g’)’. . .



Algoritmo per la sintesi a NAND

N.B. - La trasformazione dell’espressione minima SP individua l’espressione minima a NAND.

1) Si parte da un’espressione SP, SPS, SPSP... e si introduconogli operatori “.” e le parentesi non indicati esplicitamente.

2) Si sostituisce il simbolo “” ad ogni simbolo “.”

3) Si sostituisce il simbolo “” ad ogni simbolo “+” e si complementano le variabili e le costanti affiancate a tale simbolo senza l’interposizione di una parentesi.

4) Si disegna lo schema logico corrispondente all’espressione trovata. Se l’espressione di partenza è a più di due livelli sicerca l’eventuale presenza di NAND con ingressi identici e lisi sostituisce con uno solo (sfruttando il fan-out >1 del gate corrispondente).


Esempio: sintesi a NAND di un EX-OR

U = a b’ + a’b

passi 2 e 3

U = a b’ + a’b + a’a + b’b

U = a (a’ + b’) + b (a’ + b’) SPS !

.U = ( a (a’ + b’) ) + ( b (a’ + b’) ).

U = ( a (a b) ) ( b (a b) )

ab

U

passo 1

passo 4


Sintesi con componenti SSI di un selettore a due vie

N.B. - La disponibilità di gate diversi da AND, OR, NOT consente spesso di minimizzare il numero di “parti” impiegate.

14 13 12 11 10 9 8

1 2 3 4 5 6 7

SN

740814 13 12 11 10 9 8

1 2 3 4 5 6 7

SN

7432

U = A’. I0 + A . I1

1413

1211

109

8

12

34

56

7

SN7404 A’

I0

AI1

U

14 13 12 11 10 9 8

1 2 3 4 5 6 7

SN

7400

AI1

I0

U

A’

U = (A’ I0) (A I1)


Sintesi con NOR

La sintesi “a NOR” può essere effettuata trasformando un’espressione normale PS che descrive la funzione assegnata in una nuova espressione contenente esclusivamente operatori “”:

F = (a’ + b’ + c) (d’ + e) f’ g. . .


T13 (Ia legge di De Morgan)

F = (a’ b’ c)’ (d’ e)’ f’ g. . .

F = ((a’ b’ c) + (d’ e) + f + g’)’


F = (a’ b’ c) (d’ e) f g’


Algoritmo per la sintesi a NOR

N.B. - La trasformazione dell’espressione minima PS individua l’espressione minima a NOR.

1) Si parte da un’espressione PS, PSP, PSPS... e si introduconogli operatori “.” e le parentesi non indicati esplicitamente.

2) Si sostituisce il simbolo “ ” ad ogni simbolo “+”

3) Si sostituisce il simbolo “ ” ad ogni simbolo “.” e si complementano le variabili e le costanti affiancate a tale simbolo senza l’interposizione di una parentesi.

4) Si disegna lo schema logico corrispondente all’espressione trovata. Se l’espressione di partenza è a più di due livelli sicerca l’eventuale presenza di NOR con ingressi identici e lisi sostituisce con uno solo (sfruttando il fan-out >1 del gate corrispondente).


Esempio: sintesi a NOR di un “equivalence”

passi 2 e 3

.U = ( a + (a’ b’) ) + ( b + (a’ b’) ).

U = ( a (a b) ) ( b (a b) )

passo 1

passo 4

U = (a + b’) ( a’ + b).

U = (a + b’) (a’ + b) (a’ + a) (b’ + b). . .

PSP !U = (a + a’b’) (b + a’b’).

ab

U


Full Adder con AND, OR e EX-OR

S = r’. a’. b + r’. a . b’ + r . a’. b’ + r. a . bR = r’. a . b + r . a’. b + r . a . b’ + r . a . b

manipolazione algebrica:S = r’. (a’. b + a . b’) + r . (a’. b’ + a . b)S = r’. (a b) + r . (a b)’S = r (a b)

R = (r’ + r) . a . b + r . (a’. b + a . b’)R = a . b + r . (a b)

HA

HA

FAr

ab

S

R


Composizione modulare di addizionatori

0a0

b0

FAs0

r1

FA

rn-1

an-1

bn-1

sn-1

rn = sn

FA

r1

a1

b1

s1

r2

CI 4 Bita0 Fulla1 Addera2

a3

s0

s1

s2

s3

b0

b1

b2

b3

CO


Esercizi

Assumendo p come ritardo di propagazione di un gate, si determini quale è il ritardo massimo di un 4 bit Full-Adderrealizzato connettendo in cascata 4 moduli FA.

E’ possibile realizzare a due livelli un addizionatore a 4 bit ?Quali sono i vantaggi e gli svantaggi di questa soluzione rispetto all’addizionatore realizzato connettendo in cascata 4 moduli FA?


Parità con EX-OR (1)

N.B. L’operazione di somma modulo due è associativa

P = b0 b1 b2 b3.. b7

P = ((b0 b1)(b2 b3))((.. b7))

E = P (((b0 b1)(b2 b3))((.. b7)))

14 13 12 11 10 9 8

1 2 3 4 5 6 7

SN74

98

14 13 12 11 10 9 8

1 2 3 4 5 6 7

SN74

98

0/P

b0 b1 b2 b3

b4 b5 b6 b7

P/E


Parità con EX-OR (2)

Generazione parità e rilevazione errori singoli su dati da due byte:

P

E’280

Trasmettitore Ricevitore

’280

’280

’280

8 + 8

0

SN74280(MSI)

b0

b1b2

b3b4

b5b6

b7

0/P

P/E


Confronto con EX-OR

a0

b0

a1

b1

an-2

bn-2

an-1

bn-1

z

a0

b0

a1

b1

an-2

bn-2

an-1

bn-1

z


Esercizio

Quale è la funzione svolta dalla rete in figura ?

SN74138 U0

U1

U2

U3

EN U4

U5

U6

A B C U7

I0 SN74151I1

I2

I3 ZI4

I5

I6

I7 A B C

a0 a1 a2 b0 b1 b2

1?

26 ottobre 2000Reti combinatorie - parte seconda1 Reti combinatorie (parte seconda) Sintesi minima...

Documents

Transcript of 26 ottobre 2000Reti combinatorie - parte seconda1 Reti combinatorie (parte seconda) Sintesi minima...