1.0 mA 10 MHzww1.microchip.com/downloads/jp/DeviceDoc/21812E_JP.pdf2009 Microchip Technology Inc....
Transcript of 1.0 mA 10 MHzww1.microchip.com/downloads/jp/DeviceDoc/21812E_JP.pdf2009 Microchip Technology Inc....
MCP6291/1R/2/3/4/51.0 mA、10 MHz レール トゥ レール オペアンプ
ご注意:この日本語版ドキュメントは、参考資料としてご使用の上、最新情報につきましては、必ず英語版オリジナルをご参照いただきますようお願いします。
特徴
• 利得帯域幅積 : 10 MHz ( 標準 )• 待機時消費電流 : IQ = 1.0 mA• 電源電圧 : 2.4V ~ 6.0V• レール トゥ レール入力 / 出力
• 拡張仕様温度 : -40°C ~ +125°C• シングル、デュアル、クワッド タイプのパッケージで提供
• CS 付きシングル タイプ (MCP6293)• CS 付きデュアル タイプ (MCP6295)
アプリケーション
• 車載
• ポータブル機器
• フォトダイオード アンプ
• アナログ フィルタ
• ノートブック PC、PDA• バッテリ駆動型システム
設計支援
• SPICE マクロ モデル
• FilterLab® ソフトウェア
• Mindi™ シミュレーション ツール
• MAPS ( マイクロチップ アドバンスト パーツ セレクタ )
• アナログ デモおよび評価ボード
• アプリケーション ノート
説明
マイクロチップ テクノロジー社の MCP6291/1R/2/3/4/5 オペアンプ ファミリは、この消費電流に対して広い帯域幅を提供します。このファミリの利得帯域幅積 (GBWP) は 10 MHz で、位相マージンは 65 です。また、このファミリは 小 2.4V の単電源で動作し、待機時消費電流は 1 mA ( 標準 ) です。更に、MCP6291/1R/2/3/4/5 は入出力ともにレール トゥレールの振幅をサポートしており、同相入力電圧範囲はVDD + 300 mV~VSS – 300 mVとなっています。このオペアンプ ファミリはマイクロチップ社の新の CMOS プロセスで設計されています。
MCP6295 は、8 ピン パッケージにチップ セレクト(CS) 入力付きのデュアル オペアンプが搭載されています。このデバイスの 2 つのオペアンプは、オペアンプ A の出力をオペアンプ B の非反転入力に接続したカスケード接続となっています。CS 入力によってデバイスを低消費電力モードにすることができます。
MCP6291/1R/2/3/4/5 ファミリは -40°C ~ +125°C の拡張温度範囲で動作します。また、電源電圧の範囲は 2.4V ~ 6.0V となっています。
パッケージ タイプ
1
2
3
4
VIN_
MCP6291
VDD
1
2
3
4
8
7
6
5
-
+
NC
NCNC
VIN+
VSS
MCP6292PDIP, SOIC, MSOP
MCP6294
1
2
3
4
14
13
12
11
- + -+
10
9
8
5
6
7
+- -+
PDIP, SOIC, TSSOP
1
2
3
4
8
7
6
5
-
+ -
+
VOUT
MCP6293
8
7
6
5
-
+
VINA_
VINA+
VSS
VOUTA
VOUTB
VDD
VINB_
VINB+
VSS
VIN+
VIN_
NC CS
VDD
VOUT
NC
VOUTA
VINA_
VINA+
VDD VSS
VOUTB
VINB_
VINB+
VOUTC
VINC_
VINC+
VOUTD
VIND_
VIND+
PDIP, SOIC, MSOP
PDIP, SOIC, MSOPMCP6295
PDIP, SOIC, MSOP1
2
3
4
8
7
6
5
+ -
VINA_
VINA+
VSS
VOUTA/VINB+
VOUTB
VDD
VINB_
CS
- +
MCP6291
SOT-23-5
4
1
2
3-+
5 VDD
VIN–
VOUT
VSS
VIN+
MCP6291R
SOT-23-5
4
1
2
3-
+
5 VSS
VIN–
VOUT
VDD
VIN+
MCP6293
SOT-23-6
4
1
2
3-+
6
5VSS
VIN+
VOUT
CS
VDD
VIN–
2009 Microchip Technology Inc. DS21812E_JP - ページ 1
MCP6291/1R/2/3/4/5
1.0 電気的特性
絶対最大定格 †
VDD - VSS.................................................................................. 7.0V
入力ピンの電流 ....................................................................±2 mA
アナログ入力 (VIN+、VIN-) †† ......... VSS - 1.0V ~ VDD + 1.0V
その他の入力、出力 .......................... VSS - 0.3V ~ VDD + 0.3V
差動入力電圧 ............................................................... |VDD - VSS|
出力短絡回路電流 .................................................................. 連続
出力ピンと電源ピンの電流 ............................................ ±30 mA
保存温度 .............................................................. -65°C ~ +150°C
大接合部温度 (TJ)............................................................+150°C
全ピンの ESD 保護 (HBM; MM) 4 kV; 400V
† 注意 : 左記の「絶対 大定格」を超えるストレスを加えると、
デバイスに恒久的な損傷を与えることがあります。この規定
はストレス定格のみを規定するものであり、この条件、ある
いはこの仕様の動作条件に記載する規定値以上の他の条件で
のデバイス動作を定めたものではありません。デバイスを長
時間 大定格状態にすると、デバイスの信頼性に影響を与え
ることがあります。
†† 4.1.2 項「入力電圧 / 電流の制限」参照。
DC 電気的仕様Electrical Characteristics: Unless otherwise indicated, TA = +25°C, VDD = +2.4V to +5.5V, VSS = GND, VOUT VDD/2, VCM = VDD/2, VL = VDD/2, RL = 10 kto VL and CS is tied low (refer to Figure 1-2 and Figure 1-3).
Parameters Sym Min Typ Max Units Conditions
Input Offset
Input Offset Voltage VOS -3.0 — +3.0 mV VCM = VSS (Note 1)
Input Offset Voltage (Extended Temperature)
VOS -5.0 — +5.0 mV TA = -40°C to +125°C,VCM = VSS (Note 1)
Input Offset Temperature Drift VOS/TA — ±1.7 — µV/°C TA = -40°C to +125°C,VCM = VSS (Note 1)
Power Supply Rejection Ratio PSRR 70 90 — dB VCM = VSS (Note 1)
Input Bias, Input Offset Current and Impedance
Input Bias Current IB — ±1.0 — pA Note 2
At Temperature IB — 50 200 pA TA = +85°C (Note 2)
At Temperature IB — 2 5 nA TA = +125°C (Note 2)
Input Offset Current IOS — ±1.0 — pA Note 3
Common Mode Input Impedance ZCM — 1013||6 — ||pF Note 3
Differential Input Impedance ZDIFF — 1013||3 — ||pF Note 3
Common Mode (Note 4)
Common Mode Input Range VCMR VSS 0.3 — VDD + 0.3 V
Common Mode Rejection Ratio CMRR 70 85 — dB VCM = -0.3V to 2.5V, VDD = 5V
Common Mode Rejection Ratio CMRR 65 80 — dB VCM = -0.3V to 5.3V, VDD = 5V
Open-Loop Gain
DC Open-Loop Gain (Large Signal) AOL 90 110 — dB VOUT = 0.2V to VDD – 0.2V, VCM = VSS (Note 1)
Output
Maximum Output Voltage Swing VOL, VOH VSS + 15 — VDD – 15 mV 0.5V Input Overdrive
Output Short Circuit Current ISC — ±25 — mA
Power Supply
Supply Voltage VDD 2.4 — 6.0 V TA = -40°C to +125°C (Note 5)
Quiescent Current per Amplifier IQ 0.7 1.0 1.3 mA IO = 0
注 1: MCP6295 のオペアンプ B ( ピン VOUTA/VINB+ と VINB–) の VCM は VSS + 100 mV です。
2: MCP6295 の VINB– ピンの電流は IB によってのみ規定されます。
3: この仕様は MCP6295 の VOUTA/VINB+ ピンには適用されません。
4: MCP6295 の VINB– ピン ( オペアンプ B) の同相範囲 (VCMR) は VSS + 100 mV ~ VDD – 100 mV です。
MCP6295 の VOUTA/VINB+ ピン ( オペアンプ B) の電圧範囲は VOH ~ VOL です。
5: デート コードが 2007 年 11 月以降の製品はすべてスクリーニングによって VDD = 6.0V の動作が保証されています。
ただし、その他の 小値および 大値の仕様は 2.4V または 5.5V で測定されています。
DS21812E_JP - ページ 2 2009 Microchip Technology Inc.
MCP6291/1R/2/3/4/5
AC 電気的仕様
MCP6293/MCP6295 チップ セレクト (CS) 仕様
Electrical Characteristics: Unless otherwise indicated, TA = +25°C, VDD = +2.4V to +5.5V, VSS = GND, VCM = VDD/2,VOUT VDD/2, VL = VDD/2, RL = 10 kto VL, CL = 60 pF, and CS is tied low (refer to Figure 1-2 and Figure 1-3).
Parameters Sym Min Typ Max Units Conditions
AC Response
Gain Bandwidth Product GBWP — 10.0 — MHz
Phase Margin at Unity-Gain PM — 65 — ° G = +1 V/V
Slew Rate SR — 7 — V/µs
Noise
Input Noise Voltage Eni — 4.2 — µVP-P f = 0.1 Hz to 10 Hz
Input Noise Voltage Density eni — 8.7 — nV/Hz f = 10 kHz
Input Noise Current Density ini — 3 — fA/Hz f = 1 kHz
Electrical Characteristics: Unless otherwise indicated, TA = +25°C, VDD = +2.4V to +5.5V, VSS = GND, VCM = VDD/2,VOUT VDD/2, VL = VDD/2, RL = 10 kto VL, CL = 60 pF, and CS is tied low (refer to Figure 1-2 and Figure 1-3).
Parameters Sym Min Typ Max Units Conditions
CS Low Specifications
CS Logic Threshold, Low VIL VSS — 0.2 VDD V
CS Input Current, Low ICSL — 0.01 — µA CS = VSS
CS High Specifications
CS Logic Threshold, High VIH 0.8 VDD — VDD V
CS Input Current, High ICSH — 0.7 2 µA CS = VDD
GND Current per Amplifier ISS — -0.7 — µA CS = VDD
Amplifier Output Leakage — — 0.01 — µA CS = VDD
Dynamic Specifications ( 注 1)
CS Low to Valid Amplifier Output, Turn-on Time
tON — 4 10 µs CS Low 0.2 VDD, G = +1 V/V,VIN = VDD/2, VOUT = 0.9 VDD/2,VDD = 5.0V
CS High to Amplifier Output High-Z tOFF — 0.01 — µs CS High 0.8 VDD, G = +1 V/V,VIN = VDD/2, VOUT = 0.1 VDD/2
Hysteresis VHYST — 0.6 — V VDD = 5V
注 1: 仕様に記載した入力の条件 (VIN) は、MCP6295 のオペアンプ A と B の両方に適用されます。動的仕様はオペアンプ B の
出力 (VOUTB) でテストされています。
2009 Microchip Technology Inc. DS21812E_JP - ページ 3
MCP6291/1R/2/3/4/5
温度仕様
図 1-1: MCP6293 および MCP6295 のチップ
セレクト (CS) ピンのタイミング図
1.1 試験回路
DC、AC 各試験に使用する試験回路を図 1-2 と図 1-3 に示します。バイパス コンデンサは 4.6 項「電源バイパス」に示す規則に従ってレイアウトしてください。
図 1-2: 通常の非反転ゲイン条件で使用可能な AC および DC 試験回路
図 1-3: 通常の反転ゲイン条件で使用可能なAC および DC 試験回路
Electrical Characteristics: Unless otherwise indicated, VDD = +2.4V to +5.5V and VSS = GND.
Parameters Sym Min Typ Max Units Conditions
Temperature Ranges
Operating Temperature Range TA -40 — +125 °C Note
Storage Temperature Range TA -65 — +150 °C
Thermal Package Resistances
Thermal Resistance, 5L-SOT-23 JA — 256 — °C/W
Thermal Resistance, 6L-SOT-23 JA — 230 — °C/W
Thermal Resistance, 8L-PDIP JA — 85 — °C/W
Thermal Resistance, 8L-SOIC JA — 163 — °C/W
Thermal Resistance, 8L-MSOP JA — 206 — °C/W
Thermal Resistance, 14L-PDIP JA — 70 — °C/W
Thermal Resistance, 14L-SOIC JA — 120 — °C/W
Thermal Resistance, 14L-TSSOP JA — 100 — °C/W
注 : 接合部温度 (TJ) は絶対 大定格の +150°C を超えないようにしてください。
VIL
Hi-Z
tON
VIHCS
tOFF
VOUT
-0.7 µA
Hi-Z
ISS
ICS
0.7 µA 0.7 µA
-0.7 µA-1.0 mA
10 nA (typical)(typical)
(typical)
(typical)(typical)
(typical)
VDD
MCP629X
RG RF
RNVOUT
VIN
VDD/2
1 µF
CL RL
VL
0.1 µF
VDD
MCP629X
RG RF
RNVOUT
VDD/2
VIN
1 µF
CL RL
VL
0.1 µF
DS21812E_JP - ページ 4 2009 Microchip Technology Inc.
MCP6291/1R/2/3/4/5
2.0 典型的な性能グラフ
注 : 特に指定のない限り、TA = +25°C、VDD = +2.4V ~ +5.5V、VSS = GND、VCM = VDD/2、VOUT VDD/2、VL = VDD/2、RL = 10 k~ VL、CL = 60 pF、CS は Low に固定とします。
図 2-1: 入力オフセット電圧
図 2-2: TA = +85°C のときの入力バイアス電流
図 2-3: VDD = 2.4V のときの入力オフセット電圧対同相入力電圧
図 2-4: 入力オフセット電圧ドリフト
図 2-5: TA = +125°C のときの入力バイアス電流
図 2-6: VDD = 5.5V のときの入力オフセット電圧対同相入力電圧
注 : 以下の本項のグラフや表は、限られたサンプルの統計値に基づいて、情報提供のためにのみ提供されています。これらに記述された特性は、テストされた値ではなく、保証されていません。いくつかのグラフや表では、仕様の動作範囲を超えているため ( 供給電源範囲外など )、保証範囲外です。
0%1%2%3%4%5%6%7%8%9%
10%11%12%
-2.8
-2.4
-2.0
-1.6
-1.2
-0.8
-0.4 0.0
0.4
0.8
1.2
1.6
2.0
2.4
2.8
Input Offset Voltage (mV)
Per
cen
tag
e o
f O
ccu
rre
nc
es
840 SamplesVCM = VSS
0%
5%
10%
15%
20%
25%
30%
35%
40%
0 10 20 30 40 50 60 70 80 90 100
Input Bias Current (pA)
Pe
rcen
tag
e o
f O
ccu
rren
ces 210 Samples
TA = 85°C
0
50
100
150
200
250
300
350
400
-0.5 0.0 0.5 1.0 1.5 2.0 2.5 3.0
Common Mode Input Voltage (V)
Inp
ut
Off
set
Vo
ltag
e (µ
V)
VDD = 2.4V
TA = -40°CTA = +25°CTA = +85°CTA = +125°C
0%
5%
10%
15%
20%
25%
-10 -8 -6 -4 -2 0 2 4 6 8
10
Input Offset Voltage Drift (µV/°C)
Per
cen
tag
e o
f O
ccu
rren
ces
840 SamplesVCM = VSS
TA = -40°C to +125°C
0%
5%
10%
15%
20%
25%
30%
0
20
0
40
0
60
0
80
0
100
0
120
0
140
0
160
0
180
0
200
0
220
0
240
0
260
0
280
0
300
0
Input Bias Current (pA)
Pe
rcen
tag
e o
f O
ccu
rren
ces
210 SamplesTA = +125°C
200
250
300
350
400
450
500
550
600
650
700
750
800
-0.5 0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5 6.0
Common Mode Input Voltage (V)
Inp
ut
Off
set
Vo
ltag
e (µ
V)
VDD = 5.5V
TA = +125°CTA = +85°CTA = +25°CTA = -40°C
2009 Microchip Technology Inc. DS21812E_JP - ページ 5
MCP6291/1R/2/3/4/5
典型的な性能グラフ ( 続き )
注 : 特に指定のない限り、TA = +25°C、VDD = +2.4V ~ +5.5V、VSS = GND、VCM = VDD/2、VOUT VDD/2、VL = VDD/2、RL = 10 k~ VL、CL = 60 pF、CS は Low に固定とします。
図 2-7: 入力オフセット電圧対出力電圧
図 2-8: CMRR と PSRR 対周波数
図 2-9: TA = +85°C のときの入力バイアス電流と入力オフセット電流対同相入力電圧
図 2-10: 入力バイアス電流と入力オフセット電流対周囲温度
図 2-11: CMRR と PSRR 対周囲温度
図 2-12: TA = +125°C のときの入力バイアス電流と入力オフセット電流対同相入力電圧
100
150
200
250
300
350
400
450
500
550
600
650
700
0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5
Output Voltage (V)
Inp
ut
Off
set
Vo
ltag
e (µ
V)
VCM = VSS
Representative Part
VDD = 5.5VVDD = 2.4V
20
30
40
50
60
70
80
90
100
110
1.E+00 1.E+01 1.E+02 1.E+03 1.E+04 1.E+05 1.E+06
Frequency (Hz)
CM
RR
, PS
RR
(d
B)
1 10k 100k 1M10010 1k
PSRR+
PSRR-
CMRR
-25
-15
-5
5
15
25
35
45
55
0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5
Common Mode Input Voltage (V)
Inp
ut
Bia
s, O
ffse
t C
urr
ents
(pA
)
TA = +85°CVDD = 5.5V
Input Bias Current
Input Offset Current
1
10
100
1,000
10,000
25 35 45 55 65 75 85 95 105 115 125
Ambient Temperature (°C)
Inp
ut
Bia
s, O
ffs
et C
urr
en
ts(p
A) Input Bias Current
Input Offset Current
VCM = VDD
VDD = 5.5V
60
70
80
90
100
110
120
-50 -25 0 25 50 75 100 125
Ambient Temperature (°C)
PS
RR
, CM
RR
(d
B)
PSRRVCM = VSS
CMRR
-1.0
-0.5
0.0
0.5
1.0
1.5
2.0
2.5
0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5
Common Mode Input Voltage (V)
Inp
ut
Bia
s, O
ffse
t C
urr
ents
(nA
)
TA = +125°CVDD = 5.5V
Input Bias Current
Input Offset Current
DS21812E_JP - ページ 6 2009 Microchip Technology Inc.
MCP6291/1R/2/3/4/5
典型的な性能グラフ ( 続き )
注 : 特に指定のない限り、TA = +25°C、VDD = +2.4V ~ +5.5V、VSS = GND、VCM = VDD/2、VOUT VDD/2、VL = VDD/2、RL = 10 k~ VL、CL = 60 pF、CS は Low に固定とします。
図 2-13: 待機時消費電流対電源電圧
図 2-14: 開ループ ゲインと位相対周波数
図 2-15: 最大出力電圧振幅対周波数
図 2-16: 出力電圧ヘッドルーム対出力電流量
図 2-17: 利得帯域幅積と位相マージン対周囲温度
図 2-18: スルーレート対周囲温度
0.0
0.2
0.4
0.6
0.8
1.0
1.2
1.4
1.6
0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5
Power Supply Voltage (V)
Qu
iesc
en
t C
urr
ent
(mA
/Am
plif
ier)
TA = +125°CTA = +85°CTA = +25°CTA = -40°C
-20
0
20
40
60
80
100
120
1.E
-01
1.E
+0
0
1.E
+0
1
1.E
+0
2
1.E
+0
3
1.E
+0
4
1.E
+0
5
1.E
+0
6
1.E
+0
7
1.E
+0
8
Frequency (Hz)
Op
en-L
oo
p G
ain
(d
B)
-210
-180
-150
-120
-90
-60
-30
0
Op
en-L
oo
p P
ha
se (
°)Gain
Phase
0.1 1 10 100 1k 10k 100k 1M 10M 100M
0.1
1
10
1.E
+0
3
1.E
+0
4
1.E
+0
5
1.E
+0
6
1.E
+0
7
Frequency (Hz)
Ma
xim
um
Ou
tpu
t V
olt
age
S
win
g (
VP
-P)
1k 10k 100k 1M 10M
VDD = 5.5VVDD = 2.4V
1
10
100
1000
0.01 0.1 1 10
Output Current Magnitude (mA)
Ou
pu
t V
olt
age
Hea
dro
om
(m
V)
VOL - VSS
VDD - VOH
0
2
4
6
8
10
12
14
16
-50 -25 0 25 50 75 100 125
Ambient Temperature (°C)
Ga
in B
and
wid
th P
rod
uct
(M
Hz)
50
55
60
65
70
75
80
85
90
Ph
ase
Ma
rgin
(°)
GBWP, VDD = 5.5VGBWP, VDD = 2.4V
PM, VDD = 5.5VPM, VDD = 2.4V
0
2
4
6
8
10
12
-50 -25 0 25 50 75 100 125
Ambient Temperature (°C)
Sle
w R
ate
(V
/µs)
Rising Edge, VDD = 5.5VVDD = 2.4V
Falling Edge, VDD = 5.5VVDD = 2.4V
2009 Microchip Technology Inc. DS21812E_JP - ページ 7
MCP6291/1R/2/3/4/5
典型的な性能グラフ ( 続き )
注 : 特に指定のない限り、TA = +25°C、VDD = +2.4V ~ +5.5V、VSS = GND、VCM = VDD/2、VOUT VDD/2、VL = VDD/2、RL = 10 k~ VL、CL = 60 pF、CS は Low に固定とします。
図 2-19: 入力ノイズ電圧密度対周波数
図 2-20: 出力短絡電流対電源電圧
図 2-21: VDD = 2.4V のときの待機時消費電流
対チップ セレクト (CS) 電圧(MCP6293 および MCP6295 のみ )
図 2-22: 10 kHz における入力ノイズ電圧密度対同相入力電圧
図 2-23: チャネル間分離対周波数 (MCP6292、MCP6294、MCP6295 のみ )
図 2-24: VDD = 5.5V のときの待機時消費電流
対チップ セレクト (CS) 電圧(MCP6293 および MCP6295 のみ )
1
10
100
1,000
1.E-01 1.E+00 1.E+01 1.E+02 1.E+03 1.E+04 1.E+05 1.E+06
Frequency (Hz)
Inp
ut
No
ise
Vo
ltag
e D
ensi
ty(n
V/
Hz)
0.1 10010 1k 100k10k 1M1
0
5
10
15
20
25
30
35
0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5
Power Supply Voltage (V)
Ou
ptu
t S
ho
rt C
irc
uit
Cu
rre
nt
(mA
)
TA = +125°CTA = +85°CTA = +25°CTA = -40°C
0.0
0.2
0.4
0.6
0.8
1.0
1.2
0.0 0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6 1.8 2.0 2.2 2.4
Chip Select Voltage (V)
Qu
ies
cen
t C
urr
en
t (m
A/A
mp
lifie
r)
Hysteresis
Op-Amp shuts off here
Op-Amp turns on here
VDD = 2.4V
CS swepthigh to low
CS sweptlow to high
0
1
2
3
4
5
6
7
8
9
10
11
0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0
Common Mode Input Voltage (V)
Inp
ut
No
ise
Vo
ltag
e D
ensi
ty
(nV
/ H
z)
f = 10 kHzVDD = 5.0V
100
110
120
130
140
1 10 100
Frequency (kHz)
Ch
ann
el-t
o-C
ha
nn
el
Se
par
atio
n (
dB
)
0.0
0.2
0.4
0.6
0.8
1.0
1.2
1.4
1.6
0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5
Chip Select Voltage (V)
Qu
iesc
ent
Cu
rren
t (m
A/A
mp
lifie
r)
Hysteresis
VDD = 5.5V
CS sweptlow to high
CS swepthigh to low
Op Amp shuts offOp Amp turns on
DS21812E_JP - ページ 8 2009 Microchip Technology Inc.
MCP6291/1R/2/3/4/5
典型的な性能グラフ ( 続き )
注 : 特に指定のない限り、TA = +25°C、VDD = +2.4V ~ +5.5V、VSS = GND、VCM = VDD/2、VOUT VDD/2、VL = VDD/2、RL = 10 k~ VL、CL = 60 pF、CS は Low に固定とします。
図 2-25: 大信号非反転パルス応答
図 2-26: 小信号非反転パルス応答
図 2-27: VDD = 2.4V のときのチップ セレクト
(CS) 入力に対するアンプの出力応答時間(MCP6293およびMCP6295のみ)
図 2-28: 大信号反転パルス応答
図 2-29: 小信号反転パルス応答
図 2-30: VDD = 5.5V のときのチップ セレクト
(CS) 入力に対するアンプの出力応答時間(MCP6293およびMCP6295 のみ)
0.0
0.5
1.0
1.5
2.0
2.5
3.0
3.5
4.0
4.5
5.0
0.E+00 1.E-06 2.E-06 3.E-06 4.E-06 5.E-06 6.E-06 7.E-06 8.E-06 9.E-06 1.E-05
Time (1 µs/div)
Ou
tpu
t V
olt
age
(V)
G = +1V/VVDD = 5.0V
Time (200 ns/div)
Ou
tpu
t V
olt
age
(10
mV
/div
)
G = +1V/V
0.0
0.5
1.0
1.5
2.0
2.5
3.0
0.E+00 5.E-06 1.E-05 2.E-05 2.E-05 3.E-05 3.E-05 4.E-05 4.E-05 5.E-05 5.E-05
Time (5 µs/div)
Ch
ip S
elec
t, O
utp
ut
Vo
lta
ges
(V
)
VOUTOutput On
Output High-Z
VDD = 2.4VG = +1V/V
VIN = VSS
CS Voltage
0.0
0.5
1.0
1.5
2.0
2.5
3.0
3.5
4.0
4.5
5.0
0.E+00 1.E-06 2.E-06 3.E-06 4.E-06 5.E-06 6.E-06 7.E-06 8.E-06 9.E-06 1.E-05
Time (1 µs/div)
Ou
tpu
t V
olt
ag
e (
V)
G = -1V/VVDD = 5.0V
Time (200 ns/div)
Ou
tpu
t V
olt
age
(10
mV
/div
)
G = -1V/V
0.0
0.5
1.0
1.5
2.0
2.5
3.0
3.5
4.0
4.5
5.0
5.5
6.0
0.E+00 5.E-06 1.E-05 2.E-05 2.E-05 3.E-05 3.E-05 4.E-05 4.E-05 5.E-05 5.E-05
Time (5 µs/div)
Ch
ip S
ele
ct, O
utp
ut
Vo
ltag
es
(V) VOUT
Output High-Z
VDD = 5.5VG = +1V/V
VIN = VSS
CS Voltage
Output On
2009 Microchip Technology Inc. DS21812E_JP - ページ 9
MCP6291/1R/2/3/4/5
典型的な性能グラフ ( 続き )
注 : 特に指定のない限り、TA = +25°C、VDD = +2.4V ~ +5.5V、VSS = GND、VCM = VDD/2、VOUT VDD/2、VL = VDD/2、RL = 10 k~ VL、CL = 60 pF、CS は Low に固定とします。
図 2-31: 入力電流測定値対入力電圧(VSS未満) 図 2-32: MCP6291/1R/2/3/4/5 では位相反転なし
1.E-12
1.E-11
1.E-10
1.E-09
1.E-08
1.E-07
1.E-06
1.E-05
1.E-04
1.E-03
1.E-02
-1.0 -0.9 -0.8 -0.7 -0.6 -0.5 -0.4 -0.3 -0.2 -0.1 0.0Input Voltage (V)
Inp
ut
Cu
rren
t M
agn
itu
de
(A)
+125°C+85°C+25°C-40°C
10m
1m
100µ10µ
1µ
100n10n
1n100p
10p1p
-1
0
1
2
3
4
5
6
-15 -14 -13 -12 -11 -10 -9 -8 -7 -6 -5
Time (1 ms/div)
Inp
ut,
Ou
tpu
t V
olt
age
(V)
VDD = 5.0VG = +2V/V
VINVOUT
DS21812E_JP - ページ 10 2009 Microchip Technology Inc.
MCP6291/1R/2/3/4/5
3.0 ピン説明
ピンの説明を表 3-1 ( シングル オペアンプ ) と表 3-2 ( デュアルおよびクワッド オペアンプ ) に示します。
表 3-1: シングル オペアンプのピン機能表
表 3-2: デュアル / クワッド オペアンプのピン機能表
3.1 アナログ出力
出力ピンは低インピーダンスの電圧源です。
3.2 アナログ入力
非反転入力と反転入力はバイアス電流の小さい高インピーダンス CMOS 入力です。
3.3 MCP6295 の VOUTA/VINB+ ピン
MCP6295のみ、オペアンプAの出力がオペアンプ B
の非反転入力に直接接続されています。これが
VOUTA/VINB+ ピンです。この接続により、8 ピン
パッケージのデュアル オペアンプでもチップ セレ
クト ピンを利用できるようになっています。
3.4 チップ セレクト デジタル入力
これは、オペアンプを低消費電力モードに設定するCMOS レベルのシュミットトリガ入力です。
3.5 電源ピン
正電源 (VDD) は負電源 (VSS) よりも 2.4V ~ 6.0V 高い電圧になります。通常動作では、その他のピンの電圧は VSS ~ VDD になります。
一般にこれらの部品は単一 ( 正 )電源構成で使用します。その場合 VSS はグランドに接続し、VDD は電源に接続します。VDD にはバイパス コンデンサが必要です。
MCP6291
MCP6291R
MCP6293
Symbol DescriptionPDIP, SOIC,
MSOPSOT-23-5
PDIP, SOIC,MSOP
SOT-23-6
6 1 1 6 1 VOUT Analog Output
2 4 4 2 4 VIN– Inverting Input
3 3 3 3 3 VIN+ Non-inverting Input
7 5 2 7 6 VDD Positive Power Supply
4 2 5 4 2 VSS Negative Power Supply
— — — 8 5 CS Chip Select
1,5,8 — — 1,5 — NC No Internal Connection
MCP6292 MCP6294 MCP6295 Symbol Description
1 1 — VOUTA Analog Output (op amp A)
2 2 2 VINA– Inverting Input (op amp A)
3 3 3 VINA+ Non-inverting Input (op amp A)
8 4 8 VDD Positive Power Supply
5 5 — VINB+ Non-inverting Input (op amp B)
6 6 6 VINB– Inverting Input (op amp B)
7 7 7 VOUTB Analog Output (op amp B)
— 8 — VOUTC Analog Output (op amp C)
— 9 — VINC– Inverting Input (op amp C)
— 10 — VINC+ Non-inverting Input (op amp C)
4 11 4 VSS Negative Power Supply
— 12 — VIND+ Non-inverting Input (op amp D)
— 13 — VIND– Inverting Input (op amp D)
— 14 — VOUTD Analog Output (op amp D)
— — 1 VOUTA/VINB+ Analog Output (op amp A)/Non-inverting Input (op amp B)
— — 5 CS Chip Select
2009 Microchip Technology Inc. DS21812E_JP - ページ 11
MCP6291/1R/2/3/4/5
4.0 アプリケーション情報
MCP6291/1R/2/3/4/5 オペアンプ ファミリはマイクロチップ社の 先端 CMOS プロセスで製造されており、低コスト、低消費電力の汎用アプリケーション向けに設計されています。電源電圧と待機時消費電流が低く、帯域の広い MCP6291/1R/2/3/4/5 は、バッテリ駆動のアプリケーションに 適です。
4.1 レール トゥ レール入力
4.1.1 位相反転
MCP6291/1R/2/3/4/5 オペアンプは、入力ピンの電圧が電源電圧を超えたときに位相反転を起こさないように設計されています。入力電圧が電源電圧を超えても位相反転しないことは、図 2-32 からも分かります。
4.1.2 入力電圧 / 電流の制限
入力の ESD ( 静電気放電 ) 保護を図 4-1 に示します。この構造は、入力トランジスタを保護して入力バイアス電流 (IB) を 小化するために採用されています。入力が VSS よりもダイオード 1 つ分以上の電圧降下を行おうとすると、入力 ESD ダイオードが入力をクランプします。また、VDD を大きく超える電圧もクランプされます。これらダイオードは通常の動作を維持できるように降伏電圧の大きなものを使用していますが、大きすぎることもないので、仕様範囲内の ESD が瞬間的に発生してもバイパスできます。
図 4-1: アナログ入力 ESD 構造の簡略図
これらのオペアンプの損傷を防ぎ、正常な動作を確保するために、VIN+ と VIN– ピンの電圧と電流を制限する回路が必要です (1.0 項「電気的特性」の冒頭の「絶対 大定格 †」を参照 )。これらの入力を保護する方法として推奨されるアプローチを図 4-2 に示します。内部 ESD ダイオードにより入力ピン (VIN+とVIN–)がグランド電位よりも過度に低くなることを防ぎ、抵抗 R1 と R2 により入力ピンからの電流の流れ出しを制限します。ダイオード D1 と D2 は、入力ピン (VIN+とVIN–)がVDDを大きく上回るのを防
ぎ、電流を VDD にダンプします。この図の実装では、抵抗 R1 と R2 により D1 と D2 を流れる電流も制限されます。
図 4-2: アナログ入力の保護
ダイオードは抵抗R1とR2の左側に接続することも可能です。その場合はダイオード D1 と D2 を流れる電流は別の方法で制限する必要があります。この場合、抵抗は突入電流を制限する役割を果たし、入力ピン (VIN+ と VIN–) に流れ込む DC 電流は非常に小さくなります。
同相電圧 (VCM) がグランド (VSS) を下回ると大量の電流が入力から流れ出します ( 図 2-31 参照 )。高インピーダンスのアプリケーションでは、使用可能な電圧範囲を制限しなければならないことがあります。
4.1.3 通常動作
MCP6291/1R/2/3/4/5 オペアンプの入力段では 2 つの差動 CMOS 入力段を並列に使用します。一方は低い同相入力電圧 (VCM) で動作し、他方は高い VCMで動作します。このトポロジでは、デバイスの同相入力電圧 VCM の範囲はレール トゥ レールよりもそれぞれ 大 0.3V 広くなります。正常な動作を保証するために、入力オフセット電圧 (VOS) の値は VCM= VSS – 0.3V と VDD + 0.3V で測定します。
VCM = VDD – 1.1V となると入力段が切り替わります。非反転ゲインで歪みとゲインのリニアリティを
大化するには、この範囲での動作は避けてください。
4.2 レール トゥ レール出力
MCP6291/1R/2/3/4/5 オペアンプの出力電圧範囲はVDD – 15 mV ( 小値 ) ~ VSS + 15 mV ( 大値 ) です (RL = 10 kを VDD/2 に接続し、VDD = 5.5V のとき )。詳細は、図 2-16 を参照してください。
BondPad
BondPad
BondPad
VDD
VIN+
VSS
InputStage
BondPad
VIN–
V1
MCP629XR1
VDD
D1
R1 >VSS – (minimum expected V1)
2 mA
VOUT
R2 >VSS – (minimum expected V2)
2 mA
V2
R2
D2
DS21812E_JP - ページ 12 2009 Microchip Technology Inc.
MCP6291/1R/2/3/4/5
4.3 容量性負荷
大きな容量性負荷を駆動すると電圧帰還型オペアンプの安定性に問題が生じることがあります。容量性負荷が増えると帰還ループの位相マージンが低下し、閉ループ帯域幅が小さくなります。これにより周波数応答にはゲイン ピークが、ステップ応答にはオーバーシュートとリンギングが発生します。このような特性はゲインの値にかかわらず全体的にほぼ共通ですが、ユニティ ゲイン バッファ (G =+1) が も強く容量性負荷の影響を受けます。
これらのオペアンプで大きな容量性負荷を駆動するとき ( 例 : > 100 pF、G = +1 の時 )、図 4-3 の RISOのように小さな直列抵抗を追加することにより高周波で抵抗性を示す出力負荷が形成され、帰還ループの位相マージン (安定性 )が改善します。一般的に帯域幅は容量性負荷がないときの帯域幅よりも小さくなります。
図 4-3: 出力抵抗 (RISO) により、大きな容量性負荷を安定化
図 4-4 に、さまざまな容量性負荷およびゲインに対する RISO の推奨値を示します。x 軸は正規化した負荷容量 (CL/GN) です ( ただし GN は回路のノイズ ゲイン )。非反転ゲインでは GN と信号ゲインは等しくなります。反転ゲインでは、GN は 1+| 信号ゲイン | になります ( 例 : -1 V/V では GN = +2 V/V)。
図 4-4: 容量性負荷に対する RISO の推奨値
回路で使用する RISO を選択したら、その値に基づいて周波数応答のピークとステップ応答のオーバーシュートを再確認してください。適切な応答が得られるまで RISO の値を調節します。この作業には、ベンチでの評価および MCP6291/1R/2/3/4/5SPICE マクロ モデルを使用したシミュレーションが役立ちます。
4.4 MCP629X のチップ セレクト
MCP6293 と MCP6295 は、それぞれチップ セレクト(CS) 付きのシングルおよびデュアル オペアンプです。CS を High にプルすると電源電流は 0.7 µA ( 標準 ) に低下し、CS ピンを通じて VSS に流れます。この時、アンプ出力は高インピーダンス状態になります。CS を Low にプルするとアンプが有効になります。CS には VSS に接続された 5 M ( 標準 ) の内部プルダウン抵抗があるため、CS ピンをフロート状態にしておくと Low になります。CS パルスに対する出力電圧と電源電流の応答は、図 1-1 に示しています。
4.5 カスケード接続のデュアル オペアンプ (MCP6295)
MCP6295はチップ セレクト (CS)付きのデュアル オペアンプです。一般的なデュアル オペアンプの非反転入力に相当する端子 (ピン 5)がチップ セレクト入力となっています。このピンをチップ セレクト入力として利用できるのは、図 4-5 に示したようにオペアンプ A の出力がオペアンプ B の非反転入力に接続されているためです。チップ セレクト入力をマイクロコントローラの I/O ラインに接続すると、デバイスを低消費電力モードにすることができます。4.4 項「MCP629X のチップ セレクト」を参照してください。
図 4-5: カスケード接続されたゲイン アンプ
オペアンプ A の出力には、オペアンプ B の入力インピーダンスによる負荷がかかります。この入力インピーダンスの値は、DC 仕様の一覧にあるように10136 pF ( 標準 ) です ( 容量性負荷の詳細は 4.3 項
「容量性負荷」を参照 )。
これらオペアンプの同相入力範囲は、データシートで VSS – 300 mV ~ VDD + 300 mV と規定されています。しかし、オペアンプ A の出力は VOL ~ VOH (10 k 負荷のときにレールから 20 mV) に制限されるため、オペアンプ B の非反転入力範囲はVSS + 20 mV ~ VDD – 20 mV の同相入力範囲に制限されます。
VIN
RISO
VOUT
CL
–
+
MCP629X
10
100
10 100 1,000 10,000
Normalized Load Capacitance; CL/GN (pF)
Rec
om
men
ded
RIS
O (Ω
)
GN = 1 V/V
GN 2 V/V
AB
CS
2
3
5
6
7
VINA+
VOUTB
MCP6295
1
VINA–
VOUTA/VINB+ VINB–
2009 Microchip Technology Inc. DS21812E_JP - ページ 13
MCP6291/1R/2/3/4/5
4.6 電源バイパス
このオペアンプ ファミリでは、電源ピン ( 単一電源では VDD) の 2 mm 以内に局所的なバイパス コンデンサ (0.01 µF ~ 0.1 µF) を配置すると良好な高周波性能が得られます。また、変動のゆっくりした大きな電流を得るには、このオペアンプの 100 mm 以内にバルク コンデンサ (1 µF 以上 ) を配置する必要があります。このバルク コンデンサは、近くのアナログ部品と共用できます。
4.7 未使用のオペアンプ
クワッド パッケージ (MCP6294) で未使用のオペアンプは図 4-6 のように構成してください。この回路構成により出力のトグルとクロストークの発生を防ぎます。回路 A のようにすると、オペアンプのノイズ ゲインを 小にできます。抵抗分圧器によって、オペアンプの出力電圧範囲内の任意のリファレンス電圧を得られます。オペアンプはこのリファレンス電圧の出力バッファとして動作します。回路 Bは、部品点数を 小限に抑えてコンパレータとして動作させていますが、消費電流は大きくなります。
図 4-6: 未使用のオペアンプ
4.8 PCB 表面リーク電流
低入力バイアス電流が重要になるアプリケーションでは、プリント基板 (PCB) の表面リーク電流の影響を考慮する必要があります。表面リーク電流は基板上の湿度、ほこり、またはその他の汚れにより発生します。低い湿度では、隣接する配線間の標準的な抵抗値は 1012 になります。5V の電位差により5 pA の電流が生じますが、これは MCP6291/1R/2/3/4/5 ファミリの 25°C におけるバイアス電流 (1 pA、標準 ) よりも大きな値です。
表面リーク電流を低減する も簡単な方法は影響を受けやすいピン ( または配線 ) の周りにガード リングを使用することです。ガード リングは影響を受けやすいピンの電圧と同一の電圧でバイアスします。この方式のレイアウト例を図 4-7 に示します。
図 4-7: 反転ゲインのガード リング レイアウト例
1. 反転ゲインおよびトランスインピーダンス アンプ ( 電流を電圧に変換する光検出器など ) の場合 :
a) ガード リングを非反転入力ピン(VIN+)に接続します。これによりガード リングにバイアスをかけてオペアンプと同一のリファレンス電圧 ( 例 : VDD/2 またはグランド ) にします。
b) PCB表面に接触しないように配線を使用して反転入力ピン (VIN–)を入力に接続します。
2. 非反転ゲインおよびユニティ ゲイン バッファの場合 :
a) PCB表面に接触しないように配線を使用して非反転入力ピン (VIN+)を入力に接続します。
b) ガード リングを反転入力ピン(VIN–)に接続します。これによりガード リングにバイアスをかけて同相入力電圧にします。
VDD
VDD
¼ MCP6294 (A) ¼ MCP6294 (B)
R1
R2
VDD
VREF
VREF VDD
R2
R1 R2+------------------=
Guard Ring
VSSVIN– VIN+
DS21812E_JP - ページ 14 2009 Microchip Technology Inc.
MCP6291/1R/2/3/4/5
4.9 アプリケーション回路
4.9.1 マルチフィードバック ローパス フィルタ
MCP6291/1R/2/3/4/5 オペアンプは、アクティブ フィルタ アプリケーションで使用できます。図 4-8 は、アンチエイリアシング フィルタに使用できる反転型の 3 次マルチフィードバック ローパス フィルタを示したものです。
図 4-8: マルチフィードバック ローパス フィルタ
マイクロチップ社のフィルタ設計ソフトウェアを使用すると、このフィルタをはじめ多くのフィルタを設計できます。5.0 項「設計支援」を参照してください。
4.9.2 フォトダイオード アンプ
図 4-9 は、フォトダイオードの光起電力効果を利用するため、ゼロバイアスで使用して高精度の動作を可能にしたものです。抵抗 R によってダイオード電流 ID が電圧 VOUT に変換されます。帯域を制限するため、またはダイオードの容量に対して回路を安定化するためにコンデンサを使用します ( 必ずしも必要ではありません )。
図 4-9: フォトダイオード アンプ
4.9.3 カスケード接続オペアンプのアプリケーション
MCP6295 は 8 ピン パッケージのデュアル オペアンプで、低消費電力モードも利用できる柔軟性の高い製品です。チップ セレクト付きのシングル オペアンプを 2 つ使用したり、チップ セレクト付きの 10ピン デュアル オペアンプを使用した場合に比べ、MCP6295 ならバッテリ駆動型アプリケーションのコストとスペースを削減できます。これら 2 つのオペアンプは内部でカスケード接続されているため、2 つのオペアンプの間に能動素子または受動素子が必要な回路ではこのデバイスを使用できません。それでも、チップ セレクト入力を備えたこのオペアンプ構成が適したアプリケーションもいくつか存在します。ここでは、このデバイスのアプリケーション回路の例を紹介します。
4.9.3.1 負荷の絶縁
カスケード接続にしたオペアンプでは、オペアンプB を使用して負荷をオペアンプ A から絶縁できます。オペアンプ A が帰還ループ内の容量性負荷または低抵抗の負荷を駆動しているようなアプリケーション ( 積分回路やフィルタ回路など ) では、オペアンプのソース電流が不足して負荷を駆動できないことがあります。このような場合は、オペアンプB をバッファとして使用できます。
図 4-10: バッファによる負荷の絶縁
MCP6291
VOUTVIN
VDD/2
R3 C3C1
R1 R2
C4
R4
MCP6291
VOUTID
VDD/2
R
C
light
AB
MCP6295
CS
VOUTB
Load
2009 Microchip Technology Inc. DS21812E_JP - ページ 15
MCP6291/1R/2/3/4/5
4.9.3.2 カスケード ゲイン
図 4-11 は、チップ セレクト付きのカスケード ゲイン回路を示したものです。オペアンプ A と B は非反転アンプとして構成されています。この構成では、オペアンプ A の入力オフセット電圧がオペアンプ A と B のゲインによって増幅される点に注意してください ( 次式参照 )。
したがって、ゲインのほとんどをオペアンプ A 側に設定し、オペアンプ B は比較的小さいゲイン ( ユニティ ゲイン バッファなど ) で使用することを推奨します。
図 4-11: カスケード ゲイン回路の構成
4.9.3.3 差動アンプ
図 4-12 は、オペアンプ A をチップ セレクト付き差動アンプとして使用した構成を示しています。この構成では、同相信号除去比 (CMRR) を高めるために十分にマッチングした抵抗 ( 例 : 0.1%) を使用することを推奨します。オペアンプ B は、ゲインを上げるために使用できるほか、負荷を差動アンプから絶縁するためにユニティ ゲイン バッファとして使用することもできます。
図 4-12: 差動アンプ回路
4.9.3.4 バッファ付き非反転積分器
図 4-13 は、チップ セレクト入力を備えたバッファ付きの有損失、非反転積分器です。オペアンプ A は非反転積分器として構成されています。この構成では、各入力でインピーダンス マッチングを行うことが推奨されます。周波数 << 1/(2R1C1) のときにR Fが帰還ループとなり、有損失積分器 (DC でのゲインが有限 ) が構成されます。オペアンプ B は、負荷を積分器から絶縁するために使用しています。
図 4-13: チップ セレクトを備えたバッファ付き非反転積分器
4.9.3.5 アクティブ補償およびチップ セレクト
付き反転積分器
図 4-14 では、高周波帯域で見られるオペアンプの非理想的特性を補償するためにアクティブ補償回路 ( オペアンプ B) を使用しています。この回路はオペアンプ B をユニティ ゲイン バッファとして使用することによって積分コンデンサ C1 をオペアンプ A から絶縁し、このコンデンサを低インピーダンス ソースで駆動します。両方のオペアンプは十分にマッチングされているため、高品質の積分器として使用できます。
図 4-14: アクティブ補償付き積分回路
VOUT VINGAGB VOSAGAGB VOSBGB++=
ここで :
GA = オペアンプ A のゲイン
GB = オペアンプ B のゲイン
VOSA = オペアンプ A の入力オフセット電圧
VOSB = オペアンプ B の入力オフセット電圧
AB
CS
R4 R3 R2 R1
VIN
VOUT
MCP6295
AB
CS
R2 R1VIN2
VIN1
R2
R1
VOUT
R4 R3
MCP6295
AB
CS
RF
C1
R2 C2
R1VIN
VOUT
MCP6295
R1C1 R2 RF C2=
A
CS
B
VIN
VOUT
R1 C1
MCP6295
DS21812E_JP - ページ 16 2009 Microchip Technology Inc.
MCP6291/1R/2/3/4/5
4.9.3.6 ポールゼロ ペアを追加した2次MFBローパス フィルタ
図 4-15は、チップ セレクト付きの 2次マルチフィードバック ローパス フィルタです。オペアンプ A の2 次フィルタの R と C の値はマイクロチップ社のFilterLab® ソフトウェアを使って求めます。オペアンプ B により、C3、R6、R7 を使用したポールゼロペアを追加できます。
図 4-15: ポールゼロ ペアを追加した 2 次マルチフィードバック ローパス フィルタ
4.9.3.7 ポールゼロ ペアを追加した 2 次サレンキー ローパス フィルタ
図 4-16 は、チップ セレクト付きの 2 次サレンキーローパスフィルタです。オペアンプ A の 2 次フィルタのRとCの値はマイクロチップ社の FilterLab® ソフトウェアを使って求めます。オペアンプ B により、C3、R5、R6 を使用したポールゼロ ペアを追加できます。
図 4-16: ポールゼロ ペアを追加したチップ セレクト付き 2 次サレンキー ローパス フィルタ
4.9.3.8 チップ セレクト付きコンデンサレス
2 次ローパス フィルタ
図 4-17 に示したローパス フィルタは外付けコンデンサが不要で、外付け抵抗を 3 つしか使用していません。コーナー周波数はオペアンプの GB 積で設定します。回路のゲインは R1 と R2 で設定し、Q 値はR3 で設定します。周波数応答におけるゲイン ピークを防ぐには、Q 値を小さくする必要があります(R3 の値を小さくします )。なお、アンプの帯域幅は温度とプロセスによって大きく変化します。しかしこの構成なら、高帯域幅が要求されるアプリケーションで低コストのソリューションとして使用できます。
図 4-17: チップ セレクト付きコンデンサレス2 次ローパス フィルタ
AB
CS
R1
C1
R5
VIN VOUT
C2R4
R3 R2
R6 C3
MCP6295
R7
AB
CS
R2
C1
R1
VIN
VOUTR4 R3
C2
C3R5
MCP6295
R6
AB
CS
VREF
VIN
VOUT
R2 R1
R3
MCP6295
2009 Microchip Technology Inc. DS21812E_JP - ページ 17
MCP6291/1R/2/3/4/5
5.0 設計支援
マイクロチップ社では MCP6291/1R/2/3/4/5 オペアンプ ファミリで必要な基本設計支援を提供しています。
5.1 SPICE マクロ モデル
MCP6291/1R/2/3/4/5オペアンプの 新のSPICEマクロ モデルはマイクロチップ社のウェブサイトwww.microchip.com から入手できます。このモデルは、オペアンプの全温度範囲の線形動作領域に対応したオペアンプの初期設計ツールとして利用できます。機能に関する情報はモデルのファイルをご覧ください。
ベンチ テストは設計の重要部分であり、シミュレーションで代用することはできません。また、このマクロ モデルを使用したシミュレーション結果はデータシートの仕様および特性グラフと比較して検証する必要があります。
5.2 FilterLab® ソフトウェア
マイクロチップ社の FilterLab® ソフトウェアはアナログ アクティブ フィルタ (オペアンプ使用 )の設計を容易にする革新的なソフトウェア ツールです。マイクロチップ社のウェブサイトwww.microchip.com/filterlab から無償で入手できるこの FilterLab 設計ツールでは、部品の数値を含めたフィルタ回路の完全な回路図が得られます。またフィルタ回路はSPICE フォーマットで出力され、マクロ モデルと共用して実際のフィルタ性能をシミュレーションできます。
5.3 Mindi™ シミュレーション ツール
マイクロチップ社のMindi™シミュレーション ツールは、アクティブ フィルタ、アンプおよび電力管理アプリケーションに利用できる各種回路の設計を支援します。このオンライン シミュレーションツールはマイクロチップ社のウェブサイトwww.microchip.com/mindi で無償で利用できます。この対話型のシミュレータにより、設計者は素早く回路図を作成して回路をシミュレーションできます。Mindi シミュレーション ツールを使用して開発した回路は、パーソナル コンピュータやワークステーションにダウンロードできます。
5.4 MAPS (マイクロチップ アドバンストパーツ セレクタ )
MAPSは特定の設計要件に適したマイクロチップ社のデバイスを効率的に選択できるようにするソフトウェア ツールです。アナログ、メモリ、MCU、DSC などマイクロチップ社の全製品ラインナップからデバイスを選択できる MAPS は、マイクロチップ社のウェブサイト www.microchip.com/maps にて無償で利用できます。このツールでは、ユーザーが
さまざまなパラメータを指定してフィルタを定義し、目的の機能に応じてデバイスを検索できるほか、選択した製品の主な仕様を一覧表にエクスポートする機能もあります。マイクロチップ社製品のデータシート、購入、およびサンプル入手のための便利なリンクもあります。
5.5 アナログ デモおよび評価ボード
マイクロチップ社では製品の市場投入までの時間を 短化するためのアナログ デモ /評価ボードを幅広く用意しています。これらのボードとユーザーズガイド、および技術情報の一覧はマイクロチップ社のウェブサイト www.microchip.com/analogtools にアクセスしてください。
本書の内容に特に関係するボードとして、次の 2 つがあります。
• 製品番号 SOIC8EV: 8 ピン SOIC/MSOP/TSSOP/DIP 評価ボード
• 製品番号 SOIC14EV: 14 ピン SOIC/TSSOP/DIP評価ボード
5.6 アプリケーション ノート
マイクロチップ社提供の以下のアプリケーションノートは、マイクロチップ社のウェブサイトwww.microchip.com/appnotes で入手できます。補足的な参照情報としてご利用ください。
ADN003:『フィルタリング回路に適したオペアンプの選択』DS21821
AN722:『オペアンプのトポロジーと DC 仕様』DS00722
AN723:『オペアンプの AC 仕様とアプリケーション』DS00723
AN884:『オペアンプによる容量性負荷の駆動』DS00884
AN990:『アナログ センサーコンディショニング回路 概要』DS00990
これらアプリケーション ノートおよびその他の資料は次の設計ガイドに記載されています。
『シグナル チェーン デザイン ガイド』DS21825
DS21812E_JP - ページ 18 2009 Microchip Technology Inc.
MCP6291/1R/2/3/4/5
6.0 パッケージ情報
6.1 パッケージ マーキング情報
XXXXXXXXXXXXXNNN
YYWW
8-Lead PDIP (300 mil) Example:
8-Lead SOIC (150 mil) Example:
XXXXXXXXXXXXYYWW
NNN
MCP6291E/P256
0436
MCP6291E/SN0436
256
8-Lead MSOP
XXXXXX
YWWNNN
6291E
436256
5-Lead SOT-23 (MCP6291 and MCP6291R) Example:
XXNN CJ25Device Code
MCP6291 CJNN
MCP6291R EVNN
注 : 5-Lead SOT-23 に適用
6-Lead SOT-23 (MCP6283) Example:
XXNN CM25
Example:
記号の説明 : XX...X カスタマ固有情報Y 製造年コード ( 西暦の最終桁 )YY 製造年コード ( 西暦の下 2 桁 )WW 製造週コード ( 例 : 1 月の第 1 週を「01」と表示 )NNN 英数字によるトレーサビリティ コード 鉛フリーのつや消し錫 (Sn) メッキ製品を示す JEDEC 準拠マーク* このパッケージは鉛フリーです。鉛フリーを示すJEDEC準拠マーク( )は
このパッケージの外部包装に表示されています。
注 : マイクロチップ社のパーツ番号全体が 1 行に収まらない場合は、次の行に続きます。この場合にはカスタマ固有情報用の文字数が制限されます。
3e
3e
Device Code
MCP6293 CMNN
注 : 6-Lead SOT-23 に適用
MCP6291E/P^^256
0743
MCP6291ESN^^0743
256
OR
OR
3e
3e
2009 Microchip Technology Inc. DS21812E_JP - ページ 19
MCP6291/1R/2/3/4/5
パッケージ マーキング情報 ( 続き )
14-Lead PDIP (300 mil) (MCP6294) Example:
14-Lead TSSOP (MCP6294) Example:
14-Lead SOIC (150 mil) (MCP6294) Example:
XXXXXXXXXXXXXXXXXXXXXXXXXXXX
YYWWNNN
XXXXXXXXXX
YYWWNNN
XXXXXX
YYWW
NNN
MCP6294-E/P
0436256
6294EST
0436
256
XXXXXXXXXXMCP6294ESL
0436256
MCP6294
0743256
MCP6294
0436256
OR
OR
E/P^ 3e
E/SL^ 3e
DS21812E_JP - ページ 20 2009 Microchip Technology Inc.
MCP6291/1R/2/3/4/5
5 ピン プラスチック スモール アウトライン トランジスタ (OT) [SOT-23]
注 :
1. 寸法 D と E1 には、モールド フラッシュまたは突出部は含みません。モールド フラッシュまたは突出部は各側で 0.127 mm 以下
とします。
2. 寸法および公差は ASME Y14.5M に準拠しています。
BSC: 基準寸法。公差を含まずに表示される理論的に正確な値
Microchip Technology Drawing C04-091B
注 : 新のパッケージ図面については、次のウェブ サイトにある「Microchip Packaging Specification( マイクロチップ社パッケージ仕様 )」を参照してください。http://www.microchip.com/packaging
φ
Nb
E
E1
D
1 2 3
e
e1
A
A1
A2 c
L
L1
Units MILLIMETERS
Dimension Limits MIN NOM MAX
Number of Pins N 5
Lead Pitch e 0.95 BSC
Outside Lead Pitch e1 1.90 BSC
Overall Height A 0.90 – 1.45
Molded Package Thickness A2 0.89 – 1.30
Standoff A1 0.00 – 0.15
Overall Width E 2.20 – 3.20
Molded Package Width E1 1.30 – 1.80
Overall Length D 2.70 – 3.10
Foot Length L 0.10 – 0.60
Footprint L1 0.35 – 0.80
Foot Angle 0° – 30°
Lead Thickness c 0.08 – 0.26
Lead Width b 0.20 – 0.51
2009 Microchip Technology Inc. DS21812E_JP - ページ 21
MCP6291/1R/2/3/4/5
6 ピン プラスチック スモール アウトライン トランジスタ (CH) [SOT-23]
注 :
1. 寸法 D と E1 には、モールド フラッシュまたは突出部は含みません。モールド フラッシュまたは突出部は各側で 0.127 mm 以下
とします。
2. 寸法および公差は ASME Y14.5M に準拠しています。
BSC: 基準寸法。公差を含まずに表示される理論的に正確な値
Microchip Technology Drawing C04-028B
注 : 新のパッケージ図面については、次のウェブ サイトにある「Microchip Packaging Specification( マイクロチップ社パッケージ仕様 )」を参照してください。http://www.microchip.com/packaging
Units MILLIMETERS
Dimension Limits MIN NOM MAX
Number of Pins N 6
Pitch e 0.95 BSC
Outside Lead Pitch e1 1.90 BSC
Overall Height A 0.90 – 1.45
Molded Package Thickness A2 0.89 – 1.30
Standoff A1 0.00 – 0.15
Overall Width E 2.20 – 3.20
Molded Package Width E1 1.30 – 1.80
Overall Length D 2.70 – 3.10
Foot Length L 0.10 – 0.60
Footprint L1 0.35 – 0.80
Foot Angle 0° – 30°
Lead Thickness c 0.08 – 0.26
Lead Width b 0.20 – 0.51
b
E
4N
E1
PIN 1 ID BYLASER MARK
D
1 2 3
e
e1
A
A1
A2 c
LL1
φ
DS21812E_JP - ページ 22 2009 Microchip Technology Inc.
MCP6291/1R/2/3/4/5
8 ピン プラスチック マイクロ スモール アウトライン パッケージ (MS) [MSOP]
注 :
1. ピン 1 のビジュアル インデックスの場所はばらつきがありますが、必ず斜線部分内にあります。
2. 寸法 D と E1 には、モールド フラッシュまたは突出部は含みません。モールド フラッシュまたは突出部は各側で 0.15 mm 以下
とします。
3. 寸法および公差は ASME Y14.5M に準拠しています。
BSC: 基準寸法。公差を含まずに表示される理論的に正確な値
REF: 参考寸法。通常は公差を含まない、情報としてのみ使用される値
Microchip Technology Drawing C04-111B
注 : 新のパッケージ図面については、次のウェブ サイトにある「Microchip Packaging Specification( マイクロチップ社パッケージ仕様 )」を参照してください。http://www.microchip.com/packaging
Units MILLIMETERS
Dimension Limits MIN NOM MAX
Number of Pins N 8
Pitch e 0.65 BSC
Overall Height A – – 1.10
Molded Package Thickness A2 0.75 0.85 0.95
Standoff A1 0.00 – 0.15
Overall Width E 4.90 BSC
Molded Package Width E1 3.00 BSC
Overall Length D 3.00 BSC
Foot Length L 0.40 0.60 0.80
Footprint L1 0.95 REF
Foot Angle 0° – 8°
Lead Thickness c 0.08 – 0.23
Lead Width b 0.22 – 0.40
D
N
E
E1
NOTE 1
1 2e
b
A
A1
A2c
L1 L
φ
2009 Microchip Technology Inc. DS21812E_JP - ページ 23
MCP6291/1R/2/3/4/5
8 ピン プラスチック デュアル インライン (P) – 300 mil ボディ [PDIP]
注 :
1. ピン 1 のビジュアル インデックスの位置にはばらつきがありますが、必ず斜線部分内にあります。
2. § 重要な特徴です。
3. 寸法DとE1には、モールド フラッシュまたは突出部は含みません。モールド フラッシュまたは突出部は各側で0.010" (0.254 mm)以下とします。
4. 寸法および公差は ASME Y14.5M に準拠しています。
BSC: 基本寸法。公差を含まずに表示される理論的に正確な値
Microchip Technology Drawing C04-018B
注 : 新のパッケージ図面については、次のウェブ サイトにある「Microchip Packaging Specification( マイクロチップ社パッケージ仕様 )」を参照してください。http://www.microchip.com/packaging
Units INCHES
Dimension Limits MIN NOM MAX
Number of Pins N 8
Pitch e .100 BSC
Top to Seating Plane A – – .210
Molded Package Thickness A2 .115 .130 .195
Base to Seating Plane A1 .015 – –
Shoulder to Shoulder Width E .290 .310 .325
Molded Package Width E1 .240 .250 .280
Overall Length D .348 .365 .400
Tip to Seating Plane L .115 .130 .150
Lead Thickness c .008 .010 .015
Upper Lead Width b1 .040 .060 .070
Lower Lead Width b .014 .018 .022
Overall Row Spacing § eB – – .430
N
E1
NOTE 1
D
1 2 3
A
A1
A2
L
b1b
e
E
eB
c
DS21812E_JP - ページ 24 2009 Microchip Technology Inc.
MCP6291/1R/2/3/4/5
8 ピン プラスチック スモール アウトライン (SN) – 薄型、3.90 mm ボディ [SOIC]
注 :
1. ピン 1 のビジュアル インデックスの場所はばらつきがありますが、必ず斜線部分内にあります。
2. § 重要な特徴です。
3. 寸法 D と E1 には、モールド フラッシュまたは突出部は含みません。モールド フラッシュまたは突出部は各側で 0.15 mm 以下
とします。
4. 寸法および公差は ASME Y14.5M に準拠しています。
BSC: 基準寸法。公差を含まずに表示される理論的に正確な値
REF: 参考寸法。通常は公差を含まない、情報としてのみ使用される値
Microchip Technology Drawing C04-057B
注 : 新のパッケージ図面については、次のウェブ サイトにある「Microchip Packaging Specification( マイクロチップ社パッケージ仕様 )」を参照してください。http://www.microchip.com/packaging
Units MILLIMETERS
Dimension Limits MIN NOM MAX
Number of Pins N 8
Pitch e 1.27 BSC
Overall Height A – – 1.75
Molded Package Thickness A2 1.25 – –
Standoff § A1 0.10 – 0.25
Overall Width E 6.00 BSC
Molded Package Width E1 3.90 BSC
Overall Length D 4.90 BSC
Chamfer (optional) h 0.25 – 0.50
Foot Length L 0.40 – 1.27
Footprint L1 1.04 REF
Foot Angle 0° – 8°
Lead Thickness c 0.17 – 0.25
Lead Width b 0.31 – 0.51
Mold Draft Angle Top 5° – 15°
Mold Draft Angle Bottom 5° – 15°
D
Ne
E
E1
NOTE 1
1 2 3
b
A
A1
A2
L
L1
c
h
h
φ
β
α
2009 Microchip Technology Inc. DS21812E_JP - ページ 25
MCP6291/1R/2/3/4/5
8 ピン プラスチック スモール アウトライン (SN) – 薄型、3.90 mm ボディ [SOIC]
注 :
1. 寸法および公差は ASME Y14.5M に準拠しています。
BSC: 基準寸法。公差を含まずに表示される理論的に正確な値
Microchip Technology Drawing C04-2057A
注 : 新のパッケージ図面については、次のウェブ サイトにある「Microchip Packaging Specification( マイクロチップ社パッケージ仕様 )」を参照してください。http://www.microchip.com/packaging
DS21812E_JP - ページ 26 2009 Microchip Technology Inc.
MCP6291/1R/2/3/4/5
14 ピン プラスチック デュアル インライン (P) – 300 mil ボディ [PDIP]
注 :
1. ピン 1 のビジュアル インデックスの位置にはばらつきがありますが、必ず斜線部分内にあります。
2. § 重要な特徴です。
3. 寸法DとE1には、モールド フラッシュまたは突出部は含みません。モールド フラッシュまたは突出部は各側で0.010" (0.254 mm)以下とします。
4. 寸法および公差は ASME Y14.5M に準拠しています。
BSC: 基本寸法。公差を含まずに表示される理論的に正確な値
Microchip Technology Drawing C04-005B
注 : 新のパッケージ図面については、次のウェブ サイトにある「Microchip Packaging Specification( マイクロチップ社パッケージ仕様 )」を参照してください。http://www.microchip.com/packaging
Units INCHES
Dimension Limits MIN NOM MAX
Number of Pins N 14
Pitch e .100 BSC
Top to Seating Plane A – – .210
Molded Package Thickness A2 .115 .130 .195
Base to Seating Plane A1 .015 – –
Shoulder to Shoulder Width E .290 .310 .325
Molded Package Width E1 .240 .250 .280
Overall Length D .735 .750 .775
Tip to Seating Plane L .115 .130 .150
Lead Thickness c .008 .010 .015
Upper Lead Width b1 .045 .060 .070
Lower Lead Width b .014 .018 .022
Overall Row Spacing § eB – – .430
N
E1
D
NOTE 1
1 2 3
E
c
eB
A2
L
A
A1b1
b e
2009 Microchip Technology Inc. DS21812E_JP - ページ 27
MCP6291/1R/2/3/4/5
14 ピン プラスチック スモール アウトライン (SL) – 薄型、3.90 mm ボディ [SOIC]
注 :
1. ピン 1 のビジュアル インデックスの場所はばらつきがありますが、必ず斜線部分内にあります。
2. § 重要な特徴です。
3. 寸法 D と E1 には、モールド フラッシュまたは突出部は含みません。モールド フラッシュまたは突出部は各側で 0.15 mm 以下
とします。
4. 寸法および公差は ASME Y14.5M に準拠しています。
BSC: 基準寸法。公差を含まずに表示される理論的に正確な値
REF: 参考寸法。通常は公差を含まない、情報としてのみ使用される値
Microchip Technology Drawing C04-065B
注 : 新のパッケージ図面については、次のウェブ サイトにある「Microchip Packaging Specification( マイクロチップ社パッケージ仕様 )」を参照してください。http://www.microchip.com/packaging
Units MILLIMETERS
Dimension Limits MIN NOM MAX
Number of Pins N 14
Pitch e 1.27 BSC
Overall Height A – – 1.75
Molded Package Thickness A2 1.25 – –
Standoff § A1 0.10 – 0.25
Overall Width E 6.00 BSC
Molded Package Width E1 3.90 BSC
Overall Length D 8.65 BSC
Chamfer (optional) h 0.25 – 0.50
Foot Length L 0.40 – 1.27
Footprint L1 1.04 REF
Foot Angle 0° – 8°
Lead Thickness c 0.17 – 0.25
Lead Width b 0.31 – 0.51
Mold Draft Angle Top 5° – 15°
Mold Draft Angle Bottom 5° – 15°
NOTE 1
N
D
E
E1
1 2 3
b
e
A
A1
A2
L
L1
c
h
h α
β
φ
DS21812E_JP - ページ 28 2009 Microchip Technology Inc.
MCP6291/1R/2/3/4/5
14 ピン プラスチック薄型シュリンク スモール アウトライン (ST) – 4.4 mm ボディ [TSSOP]
注 :
1. ピン 1 のビジュアル インデックスの場所はばらつきがありますが、必ず斜線部分内にあります。
2. 寸法 D と E1 には、モールド フラッシュまたは突出部は含みません。モールド フラッシュまたは突出部は各側で 0.15 mm 以下
とします。
3. 寸法および公差は ASME Y14.5M に準拠しています。
BSC: 基準寸法。公差を含まずに表示される理論的に正確な値
REF: 参考寸法。通常は公差を含まない、情報としてのみ使用される値
Microchip Technology Drawing C04-087B
注 : 新のパッケージ図面については、次のウェブ サイトにある「Microchip Packaging Specification( マイクロチップ社パッケージ仕様 )」を参照してください。http://www.microchip.com/packaging
Units MILLIMETERS
Dimension Limits MIN NOM MAX
Number of Pins N 14
Pitch e 0.65 BSC
Overall Height A – – 1.20
Molded Package Thickness A2 0.80 1.00 1.05
Standoff A1 0.05 – 0.15
Overall Width E 6.40 BSC
Molded Package Width E1 4.30 4.40 4.50
Molded Package Length D 4.90 5.00 5.10
Foot Length L 0.45 0.60 0.75
Footprint L1 1.00 REF
Foot Angle 0° – 8°
Lead Thickness c 0.09 – 0.20
Lead Width b 0.19 – 0.30
NOTE 1
D
N
E
E1
1 2
eb
cA
A1
A2
L1 L
φ
2009 Microchip Technology Inc. DS21812E_JP - ページ 29
MCP6291/1R/2/3/4/5
付録 A: 改版履歴
リビジョン E (2007 年 11 月 )
変更内容は次のとおりです。
1. 1.0 項「電気的特性」の脚注を更新。入力ピンの絶対 大電圧範囲を拡大。 大動作電源電圧(VDD) を増大。
2. 「試験回路」を追加。
3. 図 2-31 と図 2-32 を追加。
4. 4.1.1 項「位相反転」、4.1.2 項「入力電圧 / 電流の制限」、4.1.3 項「通常動作」を追加。
5. 4.7 項「未使用のオペアンプ」を追加。
6. 5.0 項「設計支援」を更新。
7. パッケージ マーキング情報を訂正。
8. パッケージ外形寸法図を更新。
リビジョン D (2004 年 12 月 )
変更内容は次のとおりです。
1. MCP6291 および MCP6291R シングル オペアンプの SOT-23-5 パッケージを追加。
2. MCP6293 シングル オペアンプの SOT-23-6 パッケージを追加。
3. 3.0 項「ピン説明」を追加。
4. アプリケーション回路を訂正 (4.9 項「アプリケーション回路」)。
5. SOT-23-5およびSOT-23-6パッケージを追加し、パッケージ マーキング情報を訂正 (6.0 項「パッケージ情報」)。
6. 「付録 A: 改版履歴」を追加。
リビジョン C (2004 年 6 月 )
• 変更内容の記録なし。
リビジョン B (2003 年 10 月 )
• 変更内容の記録なし。
リビジョン A (2003 年 6 月 )
• 本データシートの初版リリース。
2009 Microchip Technology Inc. DS21812E_JP - ページ 31
MCP6291/1R/2/3/4/5
製品識別システム
注文や資料請求、または価格や納期などの情報は、弊社工場または一覧に記載されている営業所にお問い合わせください。
Device: MCP6291: Single Op AmpMCP6291T: Single Op Amp
(Tape and Reel)(SOIC, MSOP, SOT-23-5)
MCP6291RT: Single Op Amp(Tape and Reel) (SOT-23-5)
MCP6292: Dual Op AmpMCP6292T: Dual Op Amp
(Tape and Reel) (SOIC, MSOP)MCP6293: Single Op Amp with Chip SelectMCP6293T: Single Op Amp with Chip Select
(Tape and Reel)(SOIC, MSOP, SOT-23-6)
MCP6294: Quad Op AmpMCP6294T: Quad Op Amp
(Tape and Reel) (SOIC, TSSOP)MCP6295: Dual Op Amp with Chip SelectMCP6295T: Dual Op Amp with Chip Select
(Tape and Reel) (SOIC, MSOP)
Temperature Range: E = -40° C to +125° C
Package: OT = Plastic Small Outline Transistor (SOT-23), 5-lead(MCP6291, MCP6291R)
CH = Plastic Small Outline Transistor (SOT-23), 6-lead(MCP6293)
MS = Plastic MSOP, 8-leadP = Plastic DIP (300 mil body), 8-lead, 14-leadSN = Plastic SOIC, (3.90 mm body), 8-leadSL = Plastic SOIC (3.90 mm body), 14-leadST = Plastic TSSOP (4.4 mm body), 14-lead
PART NO. X /XX
PackageTemperatureRange
Device
例 :
a) MCP6291-E/SN: 拡張温度範囲、 8 ピン SOIC パッケージ
b) MCP6291-E/MS: 拡張温度範囲、 8 ピン MSOP パッケージ
c) MCP6291-E/P: 拡張温度範囲、 8 ピン PDIP パッケージ
d) MCP6291T-E/OT: テープ&リール、 拡張温度範囲、5 ピン SOT-23 パッケージ
e) MCP6291RT-E/OT: テープ&リール、 拡張温度範囲、5 ピン SOT-23 パッケージ
a) MCP6292-E/SN: 拡張温度範囲、 8 ピン SOIC パッケージ
b) MCP6292-E/MS: 拡張温度範囲、 8 ピン MSOP パッケージ
c) MCP6292-E/P: 拡張温度範囲、 8 ピン PDIP パッケージ
d) MCP6292T-E/SN: テープ&リール、拡張温度範囲、8 ピン SOIC パッケージ
a) MCP6293-E/SN: 拡張温度範囲、 8 ピン SOIC パッケージ
b) MCP6293-E/MS: 拡張温度範囲、 8 ピン MSOP パッケージ
c) MCP6293-E/P: 拡張温度範囲、 8 ピン PDIP パッケージ
d) MCP6293T-E/CH: テープ&リール、拡張温度範囲、6 ピン SOT-23 パッケージ
a) MCP6294-E/P: 拡張温度範囲、 14 ピン PDIP パッケージ
b) MCP6294T-E/SL: テープ&リール、拡張温度範囲、14 ピン SOIC パッケージ
c) MCP6294-E/SL: 拡張温度範囲、 14 ピン SOIC パッケージ
d) MCP6294-E/ST: 拡張温度範囲、 14ピンTSSOPパッケージ
a) MCP6295-E/SN: 拡張温度範囲、 8 ピン SOIC パッケージ
b) MCP6295-E/MS: 拡張温度範囲、 8 ピン MSOP パッケージ
c) MCP6295-E/P: 拡張温度範囲、 8 ピン PDIP パッケージ
d) MCP6295T-E/SN: テープ&リール、拡張温度範囲、8 ピン SOIC パッケージ
–
2009 Microchip Technology Inc. DS21812E_JP - ページ 33
マイクロチップ社デバイスのコード保護機能に関する以下の点にご留意ください。
• マイクロチップ社製品は、その該当するマイクロチップ社データシートに記載の仕様を満たしています。
• マイクロチップ社では、通常の条件ならびに仕様どおりの方法で使用した場合、マイクロチップ社製品は現在市場に流通している同種製品としては もセキュリティの高い部類に入る製品であると考えております。
• コード保護機能を解除するための不正かつ違法な方法が存在します。マイクロチップ社の確認している範囲では、このような方法のいずれにおいても、マイクロチップ社製品をマイクロチップ社データシートの動作仕様外の方法で使用する必要があります。このような行為は、知的所有権の侵害に該当する可能性が非常に高いと言えます。
• マイクロチップ社は、コードの保全について懸念を抱いているお客様と連携し、対応策に取り組んでいきます。
• マイクロチップ社を含むすべての半導体メーカーの中で、自社のコードのセキュリティを完全に保証できる企業はありません。コード保護機能とは、マイクロチップ社が製品を「解読不能」として保証しているものではありません。
コード保護機能は常に進歩しています。マイクロチップ社では、製品のコード保護機能の改善に継続的に取り組んでいます。マイクロチップ社のコード保護機能を解除しようとする行為は、デジタルミレニアム著作権法に抵触する可能性があります。そのような行為によってソフトウェアまたはその他の著作物に不正なアクセスを受けた場合は、デジタルミレニアム著作権法の定めるところにより損害賠償訴訟を起こす権利があります。
本書に記載されているデバイス アプリケーションなどに関する情報は、ユーザーの便宜のためにのみ提供されているものであり、更新によって無効とされることがあります。アプリケーションと仕様の整合性を保証することは、お客様の責任において行ってください。マイクロチップ社は、明示的、暗黙的、書面、口頭、法定のいずれであるかを問わず、本書に記載されている情報に関して、状態、品質、性能、商品性、特定目的への適合性をはじめとする、いかなる類の表明も保証も行いません。マイクロチップ社は、本書の情報およびその使用に起因する一切の責任を否認します。マイクロチップ社デバイスを生命維持および /または保安のアプリケーションに使用することはデバイス購入者の全責任において行うものとし、デバイス購入者は、デバイスの使用に起因するすべての損害、請求、訴訟、および出費に関してマイクロチップ社を弁護、免責し、同社に不利益が及ばないようにすることに同意するものとします。暗黙的あるいは明示的を問わず、マイクロチップ社が知的財産権を保有しているライセンスは一切譲渡されません。
2009 Microchip Technology Inc.
商標
Microchip の社名とロゴ、Microchip ロゴ、dsPIC、KEELOQ、KEELOQ ロゴ、MPLAB、PIC、PICmicro、PICSTART、rfPIC、UNI/O は、米国およびその他の国における Microchip Technology Incorporated の登録商標です。
FilterLab、Hampshire、HI-TECH C、Linear Active Thermistor、MXDEV、MXLAB、SEEVAL、The Embedded Control Solutions Company は、米国における Microchip Technology Incorporated の登録商標です。
Analog-for-the-Digital Age、Application Maestro、CodeGuard、dsPICDEM、dsPICDEM.net、dsPICworks、dsSPEAK、ECAN、ECONOMONITOR、FanSense、HI-TIDE、In-Circuit Serial Programming、ICSP、ICEPIC、Mindi、MiWi、MPASM、MPLAB Certified ロゴ、MPLIB、MPLINK、mTouch、nanoWatt XLP、Omniscient Code Generation、PICC、PICC-18、PICkit、PICDEM、PICDEM.net、PICtail、PIC32 ロゴ、Real ICE、rfLAB、Select Mode、Total Endurance、TSHARC、WiperLock、ZENA は、米国およびその他の国における Microchip Technology Incorporated の商標です。
SQTP は米国における Microchip Technology Incorporatedのサービスマークです。
その他、本書に記載されている商標は、各社に帰属します。
© 2009, Microchip Technology Incorporated, Printed in the U.S.A., All Rights Reserved.
再生紙を使用しています。
DS21812E_JP - ページ 35
マイクロチップ社では、Chandler および Tempe ( アリゾナ州 )、Gresham ( オレゴン州 ) の本部、設計部およびウエハ製造工場そしてカリフォルニア州とインドのデザイン センターが ISO/TS-16949:2002認証を取得しています。マイクロチップ社の品質システム プロセスおよび手順は、PIC® MCU および dsPIC® DSC、KEELOQ® コード ホッピング デバイス、シリアル EEPROM、マイクロペリフェラル、不揮発性メモリ、アナログ製品に採用されています。また、マイクロチップ社の開発システムの設計および製造に関する品質システムは、ISO 9001:2000 の認証を受けています。
DS21812E_JP - ページ 36 2009 Microchip Technology Inc.
北米本社2355 West Chandler Blvd.Chandler, AZ 85224-6199Tel: 480-792-7200 Fax: 480-792-7277テクニカル サポート : http://support.microchip.comウェブ アドレス : www.microchip.com
アトランタDuluth, GA Tel: 678-957-9614 Fax: 678-957-1455
ボストンWestborough, MATel: 774-760-0087 Fax: 774-760-0088
シカゴItasca, ILTel: 630-285-0071 Fax: 630-285-0075
クリーブランドIndependence, OHTel: 216-447-0464Fax: 216-447-0643
ダラスAddison, TXTel: 972-818-7423 Fax: 972-818-2924
デトロイトFarmington Hills, MITel: 248-538-2250Fax: 248-538-2260
ココモKokomo, INTel: 765-864-8360Fax: 765-864-8387
ロサンゼルスMission Viejo, CATel: 949-462-9523 Fax: 949-462-9608
サンタクララSanta Clara, CATel: 408-961-6444Fax: 408-961-6445
トロントMississauga, Ontario,CanadaTel: 905-673-0699 Fax: 905-673-6509
アジア / 太平洋アジア太平洋支社Suites 3707-14, 37th FloorTower 6, The GatewayHarbour City, KowloonHong KongTel: 852-2401-1200Fax: 852-2401-3431
オーストラリア - シドニー
Tel: 61-2-9868-6733Fax: 61-2-9868-6755
中国 - 北京
Tel: 86-10-8528-2100 Fax: 86-10-8528-2104
中国 - 成都
Tel: 86-28-8665-5511Fax: 86-28-8665-7889
中国 - 香港 SARTel: 852-2401-1200 Fax: 852-2401-3431
中国 - 南京
Tel: 86-25-8473-2460Fax: 86-25-8473-2470
中国 - 青島
Tel: 86-532-8502-7355Fax: 86-532-8502-7205
中国 - 上海
Tel: 86-21-5407-5533 Fax: 86-21-5407-5066
中国 - 瀋陽
Tel: 86-24-2334-2829Fax: 86-24-2334-2393
中国 - 深川
Tel: 86-755-8203-2660 Fax: 86-755-8203-1760
中国 - 武漢
Tel: 86-27-5980-5300Fax: 86-27-5980-5118
中国 - 厦門
Tel: 86-592-2388138 Fax: 86-592-2388130
中国 - 西安
Tel: 86-29-8833-7252Fax: 86-29-8833-7256
中国 - 珠海
Tel: 86-756-3210040 Fax: 86-756-3210049
アジア / 太平洋インド - バンガロール
Tel: 91-80-3090-4444 Fax: 91-80-3090-4080
インド - ニューデリー
Tel: 91-11-4160-8631Fax: 91-11-4160-8632
インド - プネ
Tel: 91-20-2566-1512Fax: 91-20-2566-1513
日本 - 横浜
Tel: 81-45-471- 6166 Fax: 81-45-471-6122
韓国 - 大邱
Tel: 82-53-744-4301Fax: 82-53-744-4302
韓国 - ソウル
Tel: 82-2-554-7200Fax: 82-2-558-5932 または82-2-558-5934
マレーシア - クアラルンプール
Tel: 60-3-6201-9857Fax: 60-3-6201-9859
マレーシア - ペナン
Tel: 60-4-227-8870Fax: 60-4-227-4068
フィリピン - マニラ
Tel: 63-2-634-9065Fax: 63-2-634-9069
シンガポールTel: 65-6334-8870Fax: 65-6334-8850
台湾 - 新竹
Tel: 886-3-6578-300Fax: 886-3-6578-370
台湾 - 高雄
Tel: 886-7-536-4818Fax: 886-7-536-4803
台湾 - 台北
Tel: 886-2-2500-6610 Fax: 886-2-2508-0102
タイ - バンコク
Tel: 66-2-694-1351Fax: 66-2-694-1350
ヨーロッパオーストリア - ヴェルス
Tel: 43-7242-2244-39Fax: 43-7242-2244-393
デンマーク - コペンハーゲン
Tel: 45-4450-2828 Fax: 45-4485-2829
フランス - パリ
Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79
ドイツ - ミュンヘン
Tel: 49-89-627-144-0 Fax: 49-89-627-144-44
イタリア - ミラノ Tel: 39-0331-742611 Fax: 39-0331-466781
オランダ - ドリューネン
Tel: 31-416-690399 Fax: 31-416-690340
スペイン - マドリッド
Tel: 34-91-708-08-90Fax: 34-91-708-08-91
英国 - ウォーキンガム
Tel: 44-118-921-5869Fax: 44-118-921-5820
世界各国での販売およびサービス
03/26/09