1. - 2.Juli 2004 DFG SPP-RR Zwischenkolloquium 2004 Self … · 2004-07-12 · 1 DFG SPP-RR...

1

DFG SPP-RR Zwischenkolloquium 20041. - 2.Juli 2004

Technische Universität ChemnitzFakultät für InformatikProfessur Technische Informatik

Self-Reconfiguration of CommunicationInterfaces

Prof. Dr. W. Hardt, A. Meisel

1. - 2.Juli 2004DFG SPP-RR Zwischenkolloquium 20042

Motivation

Rekonfigurierung• Funktionalität• Schnittstelle

Ausgangsbasis• Anforderungen

- Task & Medium- Plattform

Schnittstellen• IFB - Konzept• Plattform: FPGA oder SW

Automatische Rekonfigurierung• Erweiterung des Modul - Konzepts

Task & Medium

Plattform

Rekonfigurierbare Schnittstelle

ProtokollStruktur

Charakteristik

StrukturCharakteristik

controls

CUFSM

P1 P2 S1 S2 S3 P1 P2

status

PHOUTFSM

SHFSM

PHINFSM

data

handshake status

2


Übersicht

Technische Grundlagen• Plattform• Entwurfsprozess

Rekonfigurierung• Erweiterung des Modul-Konzepts• Beispiel• HW / SW

Ergebnisse• Meilensteine• Publikationen• Kooperationen

Ausblick


Rekonfigurierung• Erweiterungen• Beispiel• HW / SW


Ausblick


Technische Grundlagen:Plattform

FPGA: HW - Implementierung Partielle / dynamische Rekonfigurierung

• Austauschbarkeit elektrisch sicherstellen- Verbindende Leitungen- Überquerende Leitungen

Einführung spezieller Zellen• Xilinx Bus Makros

- Three-State- Fixierte Anschlusspunkte- Elektrisch kontrolliert

Bereitstellung• Erste Bibliotheken • Design spezifisch

zu erzeugen




Ausblick Generalisierung• Bus Makro Generator• Beibehaltung der Verbindunspunkte

3


Technische Grundlagen: Plattform / Entwurfsprozess

FPGA• Platzierung• Module in Spalten anordnen

Lösung für Xilinx FPGAs• Bedingungen für die Platzierung

werden im Design Prozess definiert • Iteration ist gegebenenfalls

notwendig• Verschiedene Module können in derselben Spalte liegen




Ausblick

Generalisierung• Parametrisierung des VHDL Generators


Technische Grundlagen: Entwurfsprozess

Bereitstellung von Modulen für Rekonfigurierung• Bibliothek: SH, PH, CU, … • Dynamische Generierung

- Xilinx - und anwendungsspezifische Bus Makros- Nichtdeterministische Generierungszeit

Rekonfigurierungsprozess• Modul-ID Verwaltung• Ablaufsteuerung

FPGALibrary




Ausblick

4


Rekonfigurierung

Ablaufsteuerung• Triggersignal auswerten• Deaktivierung, Nachladen, Aktivierung• Komponenten-ZugriffTechnische

Grundlagen• Plattform• Entwurfsprozess



Ausblick


Rekonfigurierung

Ablaufsteuerung• Triggersignal auswerten• Deaktivierung, Nachladen, Aktivierung• Komponenten-Zugriff

001101011001101011 001101011001101011 001101011001101011 001101011001101011 001101011

Control Unit

Reconfiguration Control Unit

FPGA

IFB

TaskTask TaskSequenceHandler

ProtocolHandler out

ProtocolHandler in

ProtocolHandler in

JTag




Ausblick

5


Erweiterung des Modul-Konzepts

RCU Implementierung• FSM mit wenigen Zuständen• Aktiv während der Rekonfigurierung

Selbstrekonfigurierung• Memory Control Unit• JTag Control Unit

- Hohe Performanz- Hohe Robustheit

Performanzmessung• Memory: 36ms• ISE – Tool: 2000ms

FPGA

RCU

Memory

JTag

Task1

CU

Task2

PH3

SH2

PH4

PH1

SH1

PH2

CU

Task3




Ausblick


Beispiel

Roboteransteuerung via PC• PC sendet Job an Roboter

- 3 Motoren benötigt und unterstützt vom IFB• Interface implementiert im Xilinx FPGA

Neue Task benötigt 6 Motoren• Problem: Interface nicht angepasst

RoboterSteuerung

Low LevelFixed Task

PC

Anwendung




Ausblick

6


Beispiel

Demonstration• IFB angepasst durch

dynamische Rekonfigurierung• Partielle Rekonfigurierung des Spartan2e FPGATechnische

Grundlagen• Plattform• Entwurfsprozess



Ausblick


Beispiel

4273570SH2

3572856SH1

2107196392Rekonf. Fläche

17742164328IFB

12004211762352FPGA

kBColumnsCLB’sSlices




Ausblick

7


Rekonfigurierung durch HW/SW Migration

Funktionale Rekonfigurierung• Verlagerung eines SW-Moduls in HW• Beispiel: Cosimulationsbeschleunigung (SystemC)

Modulare Schnittstellenkonzept ist auch hier anwendbar

controls

CUFSM

P1 P2 S1 S2 S3 P1 P2

status

PHOUTFSM

SHFSM

PHINFSM

data

handshake status

Interfaceblock (IFB)

Modul1

(SystemC)

Modul2

(SystemC)

SystemC-Simulation

IP

(VHDL)

FPGA



Ergebnisse• Meilensteine • Publikationen• Kooperationen

Ausblick


Rekonfigurierung durch HW/SW Migration

Lösung durch Duplizierung von PH / CU für SW

Comm-Data-Seperation

PHHW-in

CUHWCUSW

C-FktWrite

SimData

C-FktRead

SimDataData-Ctrl

PHHW-outSHHWPHSW

FF-Reg

EPP-IF

status control

Simulations-Interfaceblock

Modul1

(SystemC)

Modul2

(SystemC)IP

(VHDL)

SystemC-Simulation FPGA




Ausblick

8


IN TIME

Ergebnisse: Meilensteine




Ausblick

Schnittstellenarchitektur• IFB – basiert• Rekonfigurierung

Parameter rekonfigurierbarer Schnittstellen• Plattform• Entwurfsprozess• XML-basiertes Beschreibungsformat für Synthese

Partielle dynamische Rekonfigurierung• Xilinx Spartan 2e• Selbstrekonfigurierung

Entwurfsmethodik• Algorithmen für IFB-Synthese• Codegeneratoren


PublikationenRSP 2003: “Rapid Prototyping of Realtime Communication – A Case Study: Interaction Robots”, In 14th IEEE International Workshop on Rapid System Prototyping. San Diego, CA, IEEE Computer Society Press, 2003RSP 2004: “Self-Reconfiguration of Communication Interfaces”, In 15th IEEE International Workshop on Rapid System Prototyping. Geneva, Switzerland, IEEE Computer Society Press, 2004 RAW 2004:“Runtime Reconfigurable Interfaces“; In IEEE International Workshop on Reconfigurable Architectures, CA, 2004Journal submission: “Runtime Reconfigurable Interfaces – The RTR-IFB Approach“, Journal of INDERSCIENCE, 2004

CeBit 2004:Automatische Rekonfigurierung von Schnittstellen für Eingebettete SystemeKurzartikel in CT




Ausblick

9


Kooperation Universität Erlangen (1)

Adaptation des DyNoC über die IFB Schnittstellenkomponte• DyNoC – Bus: leistungsfähige Kommunikationsstruktur

innerhalb eines FPGA• Tasks werden über IFB basiertes Interface angebunden

PC

FPGA

RAM

PPBitstrom

JTag

IFB

IFB

IFB

RCU

MCU

JTagCU

IFB




Ausblick


Kooperation Universität Erlangen (2)

ArchitecturComposer und IFB• ArchitectureComposer: verwendet Bibliothek mit

abstrakten Komponentenbeschreibungen• Neue Komponente zur Implementierung von

Schnittstellen

DB + IFB-Grafik

AC IFSTool VHDL-Architektur

des IFB

System in VHDL

EntityVHDL+Zusatzinfo

IFB

Tasky

Taskx

Technische Grundlagen• Plattform • Entwurfsprozess



Ausblick

10


Kooperation

Universität Paderborn • Partitionierung• Entwurfsmethodik

- Schnittstellenbeschreibung- IFB – Generierung- VHDL – Generierung

Technische Universität Dresden• Partitionierung

Universität Karlsruhe• Adaptive Verdrahtung




Ausblick


Externe Kooperation

Arvato• Fallstudie IFB-basierte Schnittstellen für Handy

EADS• Rekonfigurierung in Avionic Systems

PACT XPP Technologies• Evaluierung der Anwendung des IFB- Konzepts auf der

XPACT Architektur

Freie Universität von Bulgarien, Burgas• Mobile rekonfigurierbare Systeme




Ausblick

11


Ausblick

Entwurfsmethodik• Vervollständigung der automatischen Synthese• Berücksichtigung von mehreren Datenquellen

Bibliothek• Erweiterung auf Standard-Protokolle• Verifikation / Zertifizierung

Integration• Schnittstellenentwurf

ist Teil des Gesamtentwurfs• Kopplung von System und Entwurfsprozess




Ausblick


Vielen Dank

1. - 2.Juli 2004 DFG SPP-RR Zwischenkolloquium 2004 Self … · 2004-07-12 · 1 DFG SPP-RR...

Documents

Transcript of 1. - 2.Juli 2004 DFG SPP-RR Zwischenkolloquium 2004 Self … · 2004-07-12 · 1 DFG SPP-RR...